JP2569506B2

JP2569506B2 - 電子回路

Info

Publication number: JP2569506B2
Application number: JP61267259A
Authority: JP
Inventors: まみ子佐藤
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1986-11-10
Filing date: 1986-11-10
Publication date: 1997-01-08
Anticipated expiration: 2012-01-08
Also published as: JPS63121314A

Description

【発明の詳細な説明】以下の順序でこの発明を説明する。

Ａ産業上の利用分野Ｂ発明の概要Ｃ従来の技術Ｄ発明が解決しようとする問題点Ｅ問題点を解決するための手段（第１図）Ｆ作用Ｇ実施例Ｇ₁ 一実施例の説明（第１図〜第３図）Ｇ₂ 他の実施例の説明（第４図〜第７図）Ｈ発明の効果Ａ産業上の利用分野この発明は所望のパルス幅の信号を形成するパルス幅
形成回路に関する。

Ｂ発明の概要この発明は、入力データ設定手段と、データ変換手段
と、積分回路と、スイッチ手段との簡単な構成により所
望のパルス幅を正確に形成するようにしたものである。

Ｃ従来の技術従来、所定の波高値で所定のパルス幅を有する信号を
形成する場合、例えば単安定マルチバイブレータが用い
られている。

Ｄ発明が解決しようとする問題点しかしながら、パルス幅信号を単安定マルチバイブレ
ータで得る場合には、パルス幅はコンデンサと抵抗との
時定数により定まるが、温度変化や経年変化によりこの
時定数は影響を受けるため、正確なパルス幅を有する信
号は得難かった。また、波高値も電源変動の影響を受け
る等の欠点があった。

Ｅ問題点を解決するための手段この発明は、第１の信号（TG）に応じてデータがプリ
セットされるデータ設定手段（１）と、カウンタ（42
2）を有し、データ設定手段（１）により設定されたデ
ータの絶対値に対応するパルス幅を表す第２の信号（P
W）と、設定されたデータの極性を表す第３の信号（H
L）と、データの絶対値に対応する時間をカウンタ（42
2）で計測し、上記第１の信号（TG）を出力するデータ
変換手段（４）と、モードに応じて第１の信号（TG）の
出力を制御する切換手段（６）と、第１の信号（TG）が
出力される場合には、データ変換手段（４）の出力に応
じて所望のパルス幅の信号を生成すると共に、第１の信
号（TG）が出力されない場合には、データ設定手段
（１）に供給されるデータをD/A変換してアナログ信号
を生成する信号生成手段（８）とを有する電子回路であ
る。

Ｆ作用第２及び第３のスイッチ手段（５）及び（６）を適宜
オン，オフ制御するとともに、上記データ設定手段
（１）に設定するデータを適宜選択することにより積分
回路（８）の出力にデータ設定手段（１）で設定される
データにより定められる所望のパルス幅の信号が得られ
る。

Ｇ実施例Ｇ₁ 一実施例の説明第１図はこの発明の一実施例のブロック図である。

すなわち、同図において、（１）はデータ設定手段と
してのマイクロコンピュータ搭載のシステムコントロー
ル回路（以下シスコンと略称する）、（２）はデータバ
ス、（３）はアドレスバスである。

（４）はデータ変換手段で、個別データの変換部（4
1）と、時間データの変換部（42）とを有する。

時間データ変換部（42）はシスコン（１）より供給さ
れる時間データのプリセット部（421）と、時間計測用
のカウンタ（422）と、時間データに応じたパルス幅の
信号を発生するパルス幅発生部（423）と、カウンタ（4
22）が時間データ分だけ時間計測をしたときトリガパル
スを発生するトリガパルス発生部（424）とからなる。

そして、パルス幅発生部（423）よりのパルス幅信号P
Wはスイッチ手段としてのゲート回路（５）に供給さ
れ、また、トリガパルスTGはスイッチ手段としてのゲー
ト回路（６）に供給される。

また、個別データの変換部（41）はゲート回路（５）
の開（オン）閉（オフ）を制御する信号GOUT、ゲート
（６）の開閉を制御する信号GTRG及びプリセット部（42
1）にプリセットされる時間データの正，負の極性に応
じて後述する積分回路（８）における積分方向を示す極
性信号HLを、それぞれ個別データとして出力するもの
で、各信号GOUT,HL及びGTRGの状態を選択的に制御する
切換手段（412）（413）及び（414）と、これら切換手
段（412）〜（414）のそれぞれを切換制御する個別デー
タがシスコン（１）より供給される個別データプリセッ
ト部（411）とを有している。

そして、信号GTRGがハイレベルのときゲート回路
（６）よりゲートされたトリガパルスTGはシスコン
（１）に供給される。また、極性信号HLはスリーステー
トバッファ（７）を通じて積分回路（８）に供給され
る。そして、信号GOUTがハイレベルのときゲート回路
（５）が開になることによりゲートされるパルス幅信号
PWによりスリーステートバッファ（７）の状態が制御さ
れる。

この場合、ゲート回路（５）の出力がハイレベルで、
出力HLがハイレベルのときは、バッファ（７）を介し
て、積分回路（８）の積分用コンデンサ（8C）が一定電
流で充電され、積分出力は直線的に上昇し、また、信号
HLがローレベルのときは、積分用コンデンサ（8C）は一
定電流で放電され、積分出力は上昇時と同じ傾きをもっ
て下降する。そして、ゲート回路（５）の出力がローレ
ベルのときは、バッファ（７）は高出力インピーダンス
の状態となり、コンデンサ（8C）の電圧はホールドされ
る。そして、このコンデンサ（8C）に得られる電圧は積
分出力EIとして出力端子（９）に導出される。

以上のような構成において、シスコン（１）のマイコ
ンのプログラムに従って所定の波高値でパルス幅の信号
を次のようにして形成することができる。

第２図はシステムコントロール回路（１）で実行され
るプログラムのフローチャートを示すもので、例えば第
３図に示すような波高値がehで、パルス幅がτの正極性
のパルス幅信号EIを形成する場合を例にとって説明す
る。

先ず、シスコン（１）から、パルス幅信号EIの立ち上
がりの時間ｔ₁−ｔ₀の時間データと、そのときの各個別
データがデータ変換手段（４）にプリセットされる（ス
テップ〔101〕）。ここで、「Ｈ」はハイレベルを、
「Ｌ」はローレベルを示す。このとき、信号GOUTがハイ
レベルであるとともに信号GTRGがハイレベルであること
から、ゲート回路（５）及び（６）はともに開となって
いる。

そして、時間データが時間データプリセット部（42
1）にプリセットされることから、カウンタ（422）はそ
のプリセットカウント値から例えばダウンカウントを開
始し、カウント値ゼロになったところでボローパルスを
発生する。そして、これによりパルス幅発生部（423）
からの信号PWは時間ｔ₁−ｔ₀の間、ハイレベルとなるの
で、これがゲート回路（５）を通じて信号PW′としてス
リーステートバッファ（７）に供給され、このバッファ
（７）は個別データ変換部（41）よりの積分方向データ
HLをゲートする。このとき、積分方向データHLは第２図
のフローチャートのステップ〔101〕に示すように、ま
た、第３図に示すようにハイレベルであるから、積分出
力EIは第３図に示すように直線的に上昇する。そして、
この時間ｔ₁−ｔ₀分がパルス幅信号EIの波高値ehに相当
することになる。換言すれば、このｔ₁−ｔ₀の時間を選
定することにより、所望の任意の波高値のパルスを得る
ことができることになる。

そして、時点ｔ₁になると、カウンタ（422）よりのボ
ローパルスによりトリガパルスTGが第３図に示すように
発生し、ゲート回路（６）が開であるから、このパルス
TGがシスコン（１）に供給される。シスコン（１）では
このパルスTGの入力を判別し（ステップ〔102〕）、次
のステップ〔103〕に進み、時間ｔ₂−ｔ₁の時間データ
と、その区間の各個別データがデータ変換手段（４）に
プリセットされる。

すなわち、信号GOUTはローレベルに変えられ、信号GT
RGはハイレベルのままとされる。信号HLはハイレベル又
はローレベルのどちらでもよい。

したがって、カウンタ（422）は、時間ｔ₂−ｔ₁分の
時間データのプリセット値から再びダウンカウントを始
め、その間、パルス幅発生部（423）の出力信号PWはハ
イレベルとなるが、信号GOUTがローレベルであるから、
ゲート回路（５）は閉じており、その出力PW′はこのｔ
₂−ｔ₁の区間、ローレベルとなる。このため、バッファ
（７）はゲートオフとなり、信号HLに関係なく、バッフ
ァ（７）の出力は高インピーダンスとなる。したがっ
て、この期間ｔ₂−ｔ₁では積分出力は保持されることに
なる。

そして、時点ｔ₂になると、カウンタ（422）はカウン
ト値ゼロとなって、ボローパルスを発生するので、トリ
ガパルス発生部（424）よりトリガパルスTGが得られ、
これがゲート回路（６）を通じてシスコン（１）に供給
される。

シスコン（１）ではこの２個目のトリガパルスTGの入
力を判別し（ステップ〔104〕）、次のステップ〔105〕
に進み、今度は、時間ｔ₃−ｔ₂の時間データ及びその区
間の各個別データがデータ変換手段（４）にプリセット
される。

すなわち、信号GOUTがハイレベルにされて、ゲート回
路（５）は再び開とされ、また、積分方向信号HLはロー
レベルにされる。信号GTRGはハイレベルのままで、ゲー
ト回路（６）は開のままとされている。

そして、カウンタ（422）は時間ｔ₃−ｔ₂分の時間デ
ータのプリセット値からダウンカウントを始め、その
間、パルス幅発生部（423）の出力信号PWはハイレベル
となり、ゲート回路（６）が開であるから、このゲート
回路（６）の出力PW′は第３図に示すようにこの期間ｔ
₃−ｔ₂でハイレベルとなり、バッファ（７）は信号HLを
ゲートする状態になる。そして、このとき信号HLはロー
レベルであるから、積分出力EIは第３図に示すように所
定の傾斜で徐々に下がる。この場合、積分回路（８）に
おける上昇傾斜の上昇率と、下降傾斜の下降率は同じで
あるから、時間ｔ₁−ｔ₀と時間ｔ₃−ｔ₂を同じにしてお
けば、積分出力EIは時点ｔ₃では電圧eh分だけ下がる。
もちろん、上昇率と下降率が異なるのであれば、電圧eh
分だけ下降する時間にｔ₃−ｔ₂を設定するものである。

そして、時点ｔ₃になると、カウンタ（422）よりボロ
ーパルスが出力され、トリガパルスTGが発生し、これが
シスコン（１）に供給される。シスコン（１）では、こ
の３個目のトリガパルスの到来を判別し（ステップ〔10
6〕）、この３個目のトリガパルスTGを検知したら、こ
のパルス幅信号の作成プログラムを終了させる。

なお、この３個のトリガパルスを検知してプログラム
を終了させる必要はなく、続けてもよいし、一定時間後
にプログラム終了としてもよい。そのときは、ステップ
〔105〕では信号GTRGはどちらの状態にプリセットして
もよい。

こうして、出力端（９）には、設定された時間データ
に応じた波高値及びパルス幅の信号EIが得られる。

Ｇ₂ 他の実施例の説明第１図の回路構成において個別データ変換部（41）よ
りのゲート信号GOUTは常にハイレベル、信号GTRGを常に
ローレベルとして、ゲート回路（５）は常に開、ゲート
回路（６）は常に閉の状態にしてトリガパルスTGがシス
コン（１）に供給されないようにしておき、デジタルデ
ータの正負の極性（例えばサインビット）により積分方
向信号HLの状態を定め、デジタルデータの絶対値をプリ
セット部（421）に時間データとして供給するようにす
れば、積分回路（８）の出力EIは、デジタルデータがD/
A変換されたアナログ信号が得られる。つまり、第１図
の回路はD/Aコンバータとして働かせることもできる。

例えば、第４図に示すようにシスコン（１）からデジ
タルデータとして、それぞれ値が＋a,＋b,−c,−ｄがデ
ータ変換手段（４）に対して送出される場合を考える。

「＋ａ」のデータに対しては、信号HLはハイレベルと
なり、パルス幅信号PWは絶対値ａに対応するパルス幅を
有するものとなる。したがって、出力EIはそのパルス幅
分上昇した後、信号PWがローレベルに下がることからそ
の上昇値をホールドする。

そして、次のデータ「＋ｂ」がプリセットされると、
同様に信号HLはハイレベル、信号PWは絶対値ｂに対応す
るパルス幅となるので、そのパルス幅分だけ出力EIはさ
らに上昇する。

次のデータ「−ｃ」がプリセットされると、信号HLは
ローレベルとなるので、絶対値ｃに対応するパルス幅分
だけ出力EIは下降し、次のデータ「−ｄ」がプリセット
されると、同様にして、絶対値ｄに対応するパルス幅分
だけ出力EIがさらに下降する。こうして、積分出力EIは
D/A変換出力となる。

以上のようにD/Aコンバータとしても、所定幅のパル
ス幅の形成回路としても使用できることを利用した例を
以下に示す。

この例は、VTRのドラムスピードサーボ及びキャプス
タンスピードサーボに適用した場合で、ノーマル再生時
のスピードサーボ時はD/Aコンバータとして、スチル再
生時や間欠スロー再生時にはパルス幅信号発生器とし
て、第１図回路を用いる。

ここで、スチル再生は、ノーマル再生状態からテープ
をいわゆるノイズレススチル位置で停止して行なうもの
で、ヘッドの回転に同期して所定時点から一定期間、モ
ータに逆転ブレーキをかけてテープを停止させる。この
逆転ブレーキの供給期間を定めるパルス幅信号をこの発
明回路により発生させる。

また、間欠スロー再生は、ノーマル再生状態とスチル
再生状態とをくり返すことにより行なうもので、両再生
状態の期間の時間比を換えることで所望のスピードの間
欠スロー再生を行なえるものである。

この場合にもスチル状態にするときに逆転ブレーキを
かけてノイズレススチル再生位置でテープを停止させる
が、その逆転ブレーキ供給期間のパルス幅信号をこの発
明回路により形成する。

なお、一般にVTRでは高密度記録をするため、アジマ
ス角の異なる２個の回転ヘッドを用いるが、スチル再生
状態では同一アジマスのトラックを常にヘッドは走査す
るため、この２個の回転ヘッドの他にもう１個の変速再
生用ヘッドを用意する。

すなわち、第５図に示すようにアジマス角の異なるノ
ーマル再生用の２個のヘッドHA,HBの他に、例えばヘッ
ドHBの近傍にヘッドHAと同じアジマスのヘッドHA′を設
け、スチル状態では、ヘッドHAとHA′により再生を行な
うようにするものである。もちろん、ノーマル再生状態
ではヘッドHAとHBより再生出力を得るものである。

例えば始めの１フレーム期間でヘッドHAとHBによりノ
ーマル再生をして１フレーム分テープを迷った後ブレー
キをかけてテープを停止させ次の４フレーム期間ヘッド
HA,HA′によりスチル再生を行なうようにし、これをく
り返せば1/5スロー再生の状態になる。

第６図はこの1/5スロー再生時のタイムチャートで、
同図Ａの信号RFSWは回転ヘッドHA,HA′及びHBの切換信
号で、ノーマル再生時はヘッドHAとHBとを交互に切り換
え、スチル再生時はヘッドHAとHA′とを交互に切り換え
るものである。

同図Ｂの信号ONは、キャプスタンドライブ信号で、
“1"の状態のとき、キャプスタンモータは駆動可能とな
るようにシスコンにより制御される。同図Ｃの信号RVは
キャプスタンモータにブレーキをかける期間ｔ_Bを示す
信号で、この期間ｔ_B分のパルスを前述のように形成す
るものである。

なお、間欠スロー再生のとき、テープ速度がノーマル
再生状態とスチル再生状態とで異なるため、回転ヘッド
のテープ上の相対速度が変わり、このため再生信号の水
平同期信号周波数が異なってしまう。すると、再生画が
左右にゆれることになる。これを補正するため、キャプ
スタンの動きに同期した回転ヘッドドラムスピード補正
を行なうが、その補正を行なう期間を定めるための時間
設定用としても第１図回路のカウンタ（422）は用いら
れるものである。

第７図はスピードサーボ系の全体構成図で、これはノ
ーマル再生状態の機能を主として示したものである。

すなわち、（11）は回転ヘッドドラムの駆動用モー
タ、（12）はキャプスタン駆動用モータで、それぞれそ
の回転速度に応じた周波数信号DRFG及びCPFGを得る周波
数発電機（13）及び（14）が設けられている。そして、
これらの周波数信号DRFG及びCPFGはドラム用サーボ回路
（15）及びキャプスタン用サーボ回路（16）の比較回路
（151）及び（161）に供給される。これらの比較回路
（151）及び（161）にはドラム用のスピード基準信号DR
RF及びキャプスタン用スピード基準信号CPRFが供給され
る。したがって、比較回路（151）及び（161）からはそ
れぞれ基準値からのずれ、つまりスピードエラーが得ら
れ、これがA/Dコンバータ（152）及び（162）によりデ
ジタル信号に変換され、これらがそれぞれデジタルフィ
ルタ（153）及び（163）において所定の演算処理をなさ
れた後、D/Aコンバータ（154）及び（164）にそれぞれ
供給され、得られたサーボ出力がドライブアンプ（17）
及び（18）を介してドラムモータ（11）及びキャプスタ
ンモータ（12）に供給されてスピードサーボがかけられ
るものである。

なお、（10）はシスコンであり、第１図のシスコン
（１）と同様で、マイコンを有している。

この第７図に構成において、D/Aコンバータ（154）及
び（164）の部分が第１図のシスコン（１）を除く部分
に対応しており、ノーマル再生時は前述したようなD/A
変換動作を行なう。

そして、スチル再生時や、間欠スロー再生時には、シ
スコン（10）からプリセットデータがキャプスタンサー
ボ回路（16）のD/Aコンバータ（16）のプリセット部に
供給されて第６図に示したブレーキ期間ｔ_B分のパルス
幅信号を得るものである。

なお、第１図の例ではパルス幅信号の形成終了時点ｔ
₃で、フローチャートは終了したが、この場合には前述
したようにキャプスタン出力が終了した後、ドラムスピ
ードを補正する必要があるので、時点ｔ₃で３個目のト
リガパルスを検知したら、ドラムスピード補正のための
補正期間を時間データとしてプリセットして、その時間
をもカウンタ（422）で計測させるものである。

そして、そのドラム補正期間が終了したら、ドラムス
ピードエラーのデータプリセットをD/Aコンバータ（15
4）に対して行なうようにする。

この第７図例においては、D/A変換用とパルス幅信号
形成用とが兼用できるので、非常に都合がよい。

特に、スチル再生及び間欠スロー再生時のブレーキ期
間決定用パルスRVは、従来、別個に専用のタイマー用カ
ウンタを設ける必要があった、あるいはマイコンで時間
設定して形成する必要があったが、それが改善されるこ
とになる。特に、マイコンで時間計測してパルスRVを作
る場合には、期間ｔ_Bの間、他の仕事がマイコンででき
なくなるので、その効果は大である。

Ｈ発明の効果この発明によれば、データ設定手段，データ変換手
段，積分回路，スイッチ回路を用いて、正確なパルス幅
の信号を容易に得ることができる。しかも、この発明回
路はD/Aコンバータとしても利用可能性があり、実用
上、その効果は顕著である。

【図面の簡単な説明】

第１図はこの発明の一実施例のブロック図、第２図はそ
の動作説明のための一例のフローチャート、第３図及び
第４図はその説明のためのタイミングチャート、第５図
〜第７図はこの発明の適用例の一例を説明するための図
である。（１）はシスコン、（４）はデータ変換手段、（７），
（５）及び（６）は第1,第２及び第３のスイッチ手段と
してのスリーステートバッファ及びゲート回路、（８）
は積分回路である。

Claims

(57)【特許請求の範囲】

【請求項１】第１の信号に応じてデータがプリセットさ
れるデータ設定手段と、カウンタを有し、上記データ設定手段により設定された
データの絶対値に対応するパルス幅を表す第２の信号
と、設定されたデータの極性を表す第３の信号と、上記
データの絶対値に対応する時間を上記カウンタで計測
し、上記第１の信号を出力するデータ変換手段と、モードに応じて上記第１の信号の出力を制御する切換手
段と、上記第１の信号が出力される場合には、上記データ変換
手段の出力に応じて所望のパルス幅の信号を生成すると
共に、上記第１の信号が出力されない場合には、上記デ
ータ設定手段に供給されるデータをD/A変換してアナロ
グ信号を生成する信号生成手段とを有する電子回路。