JPS63121314A - 電子回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 以下の順序でこの発明を説明する。

Ａ　産業上の利用分野 Ｂ　発明の概要 Ｃ従来の技術 Ｄ　発明が解決しようとする問題点 Ｅ　問題点を解決するための手段（第１図）Ｆ　作用 Ｇ　実施例 Ｇ１一実施例の説明（第１図〜第３図）Ｇ２他の実施例
の説明（第４図〜第７図）Ｈ発明の効果 Ａ　産業上の利用分野 この発明は所望のパルス幅の信号を形成するパルス幅形
成回路に関する。

Ｂ　発明の概要 この発明は、人力データ設定手段と、データ変換手段と
、積分回路と、スイッチ手段との簡単な構成により所望
のパルス幅を正確に形成するようにしたものである。

Ｃ従来の技術 従来、所定の波高値で所定のパルス幅を有する信号を形
成する場合、例えば単安定マルチバイブレークが用いら
れている。

Ｄ　発明が解決しようとする問題点 しかしながら、パルス幅信号を単安定マルチバイブレー
クで得る場合には、パルス幅はコンデンサと批抗との時
定数により定まるが、温度変化や経年変化によりこの時
定数は影響を受けるため、正確なパルス幅を有する信号
は得難かった。また、波高値も電源変動の影響を受ける
等の欠点があった。

Ｅ　問題点を解決するための手段 この発明においては、データ設定手段（１）と、カウン
タを有するデータ変換手段（４）と、積分回路（８）と
、第１．第２及び第３のスイッチ手段（７１（６）　（
６）とを設ける。そして、データ変換手段（２）からは
データ設定手段（１）よりのデータに応じたパルス幅の
信号及び極性の信号を得るとともに上記データに応じた
タイマー出力を得、データに応じた極性の信号は第１の
スイッチ手段（７）を介して積分回路に供給するととも
にデータに応じたパルス幅の信号は第１のスイッチ手段
（７）にそのオン・オフ制御信号として第２のスイッチ
手段（５）を介して供給し、タイマー出力は第３のスイ
ッチ手段（６）を介してデータ設定手段（１）にトリガ
信号として供給する。

Ｆ　作用 第２及び第３のスイッチ手段（５）及び（６）を適宜オ
ン、オフ制御するとともに、上記データ設定手段（１）
に設定するデータを適宜選択することにより積分回路（
８）の出力にデータ設定子ＩＩｔ（１１で設定されるデ
ータにより定められる所望のパルス幅の４Ｍ号が得られ
る。

Ｇ　実施例 Ｇ１一実施例の説明 第１図はこの発明の一実施例のブロック図である。

すなわち、同図において、（１）はデータ設定手段とし
てのマイクロコンピュータ搭載のシステムコントロール
回路（以下シスコンと略称する）　、（２）はデータバ
ス、（３）はアドレスバスである。

（４）はデータ変換手段で、個別データの変換部（４１
）と、時間データの変換部（４２）とを有する。

時間データ変換部（４２）はシスコン（１）より供給さ
れる時間データのプリセット部（４２１）と、時間計測
用のカウンタ（４２２）と、時間データに応じたパルス
幅の信号を発生するパルス幅発生部（４２３）と、カウ
ンタ（４２２）が時間データ分だけ時間計測をしたとき
トリガパルスを発生するトリガパルス発生部（４２４）
とからなる。

そして、パルス幅発生部（４２３）よりのパルス幅信号
ＰＷはスイッチ手段としてのゲート回路（５）に供給さ
れ、また、トリガパルスＴＧはスイッチ手段としてのゲ
ート回路（６）に供給される。

また、個別データの変換部（４１）はゲート回路（５）
の開（オン）閉（オフ）を制御する信号ＧＯＵＴ、ゲー
ト（６）の開閉を制御する信号ＧＴＲＩＩ：及びプリセ
ット部（４２１）にプリセットされる時間データの正。

負の極性に応じて後述する積分回路（８）における積分
方向を示す極性信号ＨＬを、それぞれ個別データとして
出力するもので、各信号ＧＯＵ↑、ＨＬ及びＧＴＲＧの
状態を選択的に制御する切換手段（４１２）（４１３）
及び（４１４）と、これら切換手段（４１２）〜（４１
４）のそれぞれを切換制御する個別データがシスコン（
１）より供給される個別データプリセット部（４１１）
とを有している。

そして、信号ＧＴＲＧがハイレベルのときゲート回路（
６）よりゲートされた１−リガパルスＴＧはシスコン（
１）に供給される。また、極性信号ＨＬはスリーステー
トバッファ（７）を通じて積分回路（８）に供給される
。そして、信号ＧＯＵＴがハイレベルのときゲート回路
（５）が開になることによりゲートされるパルス＠信号
ＰＷによりスリーステートバッファ（７）の状態が制御
される。

この場合、ゲート回路（５）の出力がハイレベルで、信
号ＨＬがハイレベルのときは、バッファ（７）を介して
、積分回路（８）の積分用コンデンサ（８Ｃ）が−定電
流で充電され、積分出力は直線的に上昇し、また、信号
ＨＬがローレベルのときは、積分用コンデンサ（８Ｃ）
は一定電流で放電され、積分出力は上昇時と同じ傾きを
もって下降する。そして、ゲート回路（５）の出力がロ
ーレベルのときは、バッファ（７）は高出力インピーダ
ンスの状態となり、コンデンサ（８Ｃ）の電圧はホール
ドされる。そして、このコンデンサ（８Ｃ）に得られる
電圧は積分出力Ｅｌとして出力端子（９）に導出される
。

以上のような構成において、シスコン（１）のマイコン
のプログラムに従って所定の波高値でパルス幅の信号を
次のようにして形成することができる。

第２図はシステムコントロール回路（１１で実行される
プログラムのフローチャートを示すもので、例えば第３
図に示すような波高値がａｈで、パルス幅かでの正極性
のパルス幅信号Ｅｌを形成する場合を例にとって説明す
る。

先ず、シスコン（１）から、パルス幅信号Ｅｌの立ち上
がりの時間ｔｔ−ｔｏの時間データと、そのときの各個
別データがデータ変換手段（４）にプリセットされる（
ステップ（１０１）　）　、ここで、ｒＨＪはハイレベ
ルを、「Ｌ」はローレベルを示す。このとき、信号ＧＯ
ＬＩＴがハイレベルであるとともに信ｑ　ＧＴＲＧがハ
イレベルであることから、ゲート回路（５）及び（６）
はともに開となっている。

そして、時間データが時間データプリセット部（４２１
）にプリセットされることから、カウンタ（４２２）は
そのプリセットカウント値から例えばダウンカウントを
開始し、カウント値ゼロになったところでボローパルス
を発生する。そして、これによりパルス幅発生部（４２
３）からの信号ＰＷは時間ｔ、−ｔｏの間、ハイレベル
となるので、これがゲート回路（５）を通じて信号ＰＷ
′としてスリーステートバッファ（７）に供給され、こ
のバッファ（７）は個別データ変換部（４１）よりの積
分方向データＨＬをゲートする。このとき、積分方向デ
ータＨＬは第２図のフローチャートのステップ（１０１
）に示すように、また、第３図に示すようにハイレベル
であるから、積分出力Ｅｌは第３図に示すように直線的
に上昇する。そして、この時間ｔ、−ｔ。

分がパルス幅信号Ｅｌの波高値ｅｈに相当することにな
る。換言すれば、このｔｔ−ｔｏの時間を選定すること
により、所望の任意の波高値のパルスを得ることができ
ることになる。

そして、時点ｔ１になると、カウンタ（４２２）ヨリの
ボローパルスによりトリガパルスＴＧがｍ３図に示すよ
うに発生し、ゲート回路（６）が開であるから、このパ
ルスＴＧがシスコン（１）に供給される。シスコン（１
１ではこのパルスＴＧの人力を判別しくステップ（１０
２））、次のステップ（１０３）に進み、時間ｔ２−ｔ
１の時間データと、その区間の各個別データがデータ変
換手段（４）にプリセットされる。

すなわち、信号ＧＯＵＴはローレベルに変えられ、信号
ＧＴＲＧはハイレベルのままとされる。信号ＨＬはハイ
レベル又はローレベルのどちらでもよい。

したがって、カウンタ（４２２）は、時間ｔ２−ｔｔ分
の時間データのプリセット値から再びダウンカウントを
始め、その間、パルス幅発生部＜４２３）の出力信号Ｐ
Ｗはハイレベルとなるが、信号ＧＯＵＴがローレベルで
あるから、ゲート回路（５）は閉じており、その出力Ｐ
Ｗ′はこのｔ２−ｔｌの区間、ローレベルとなる。この
ため、バッファ（７）はゲートオフとなり、信号ＨＬに
関係なく、バッファ（７）の出力は高インピーダンスと
なる。したがって、この期間ｔ２−ｔｔでは積分出力は
保持されることになる。

そして、時点ｔ２になると、カウンタ（４２２）はカウ
ント値ゼロとなって、ボローパルスを発生するので、ト
リガパルス発生部（４２４）よりトリガパルスＴＧが得
られ、これがゲート回路（６）を通じてシスコン（１）
に供給される。

シスコン（１）ではこの２個目のトリガパルスＴＧの入
力を判別しくステン７（１０４））、次のステップ（１
０５）に進み、今度は、時間ｔ３−ｔ２の時間データ及
びその区間の各個別データがデータ変換手段（４）にプ
リセットされる。

すなわち、信４）ＧＯＵＴがハイレベルにされて、ゲー
ト回路（５）は再び開とされ、また、積分方向信号ＨＬ
はローレベルにされる。信号ＧＴＲＧはハイレベルのま
まで、ゲート回路（６〉は開のままとされている。

そして、カウンタ（４２２）は時間ｔ３−ｔ２分の時間
データのプリセット値からダウンカウントを始め、その
間、パルス幅発生部（４２３）の出力信号ＰＷはハイレ
ベルとなり、ゲート回路（６）が開であるから、このゲ
ート回路（６）の出力ＰＷ′は第３図に示すようにこの
期間ｔ３−ｔ２でハイレベルとなり、バッファ（７）は
信号ＭＬをゲートする状態になる。そして、このとき信
号Ｈしはローレベルであるから、積分出力Ｅｌは第３図
に示すように所定の傾斜で徐々に下がる。この場合、積
分回路（８）における上昇傾斜の上昇率と、下降傾斜の
下降率は同じであるから、時間１ｔ−ｔ、と時間ｔ３−
ｔ２を同じにしておけば、積分出力Ｅｌは時点ｔ３では
電圧ｅｈ分だけ下がる。もちろん、上昇率と下降率が異
なるのであれば、電圧ｅｈ分だけ下降する時間にｔ３−
ｔ２を設定するものである。

そして、時点ｔ３になると、カウンタ（４２２）よりボ
ローパルスが出力され、トリガパルスＴＯが発生し、こ
れがシスコン（１）に供給される。シスコンｌｌ）では
、この３個目のトリガパルスの到来を判別しくステップ
（１０６］）、この３個目のトリガパルスＴＧを検知し
たら、このパルス幅信号の作成プログラムを終了させる
。

なお、この３個のトリガパルスを検知してプログラムを
終了させる必要はなく、続けてもよいし、一定時間後に
プログラム終了としてもよい。そのときは、ステップ（
１０５）では信号ＧＴＲＧはどちらの状態にプリセット
してもよい。

こうして、出力端（９）には、設定された時間データに
応じた波高値及びパルス幅の信号Ｅｌが得られる。

Ｇ２他の実施例の説明 第１図の回路構成において個別データ変換部（４１）よ
りのゲート信号ＧＯ［ＩＴは常にハイレベル、信号ＧＴ
ＲＧを常にローレベルとして、ゲート回路（５）は常に
開、ゲート回路（６）は常に閉の状態にしてトリガパル
スＴＯがシスコン（１）に供給されないようにしておき
、デジタルデータの正負の極性（例えばサインビット）
により積分方向信号ＨＬの状態を定め、デジタルデータ
の絶対値をプリセット部（４２１）に時間データとして
供給するようにすれば、積分回路（８）の出力Ｅｌは、
デジタルデータがＤ／Ａ変換されたアナログ信号が得ら
れる。つまり、第１図の回路はＤ／Ａコンバータとして
働かせることもできる。

例えば、第４図に示すようにシスコン＋１１からデジタ
ルデータとして、それぞれ値が＋ａ、　　＋ｂ。

−ｃ、−ｄがデータ変換手段（４）に対して送出される
場合を考える。

「＋ａ」のデータに対しては、信号ＨＬはハイレベルと
なり、パルス幅信号ＰＷは絶対値ａに対応するパルス幅
を有するものとなる。したがって、出力Ｅ！はそのパル
ス幅分上昇した後、信号ｐｗがローレベルに下がること
からその上昇値をホールドする。

そして、次のデータ「＋ｂ」がプリセットされると、同
様に信号ＨＬはハイレベル、信号ＰＷは絶対値すに対応
するパルス幅となるので、そのパルス幅分だけ出力Ｅｌ
はさらに上昇する。

次のデータ「−Ｃ」がプリセットされると、信％ＨＬは
ローレベルとなるので、絶対値Ｃに対応するパルス幅分
だけ出力ＥＩは下降し、次のデータ「−ｄ」がプリセッ
トされると、同様にして、絶対値ｄに対応するパルス幅
分だけ出力ＥＩがさらに下降する。こうして、積分出力
ＥｌはＤ／Ａ変換出力となる。

以上のようにＤ／Ａコンバータとしても、所定幅のパル
ス幅の形成回路としても使用できることを利用した例を
以下に示す。

この例は、ＶＴＲのドラムスピードサーボ及びキャプス
タンスピードサーボに通用した場合で、ノーマル再生時
のスピードサーボ時はＤ／Ａコンバータとして、スチル
再生時や間欠スロー再生時にはパルス＠信号発生器とし
て、第１図回路を用いる。

ここで、スチル再生は、ノーマル再生状態からテープを
いわゆるノイズレススチル位置で停止して行なうもので
、ヘッドの回転に同期して所定時点から一定期間、モー
タに逆転ブレーキをかけてテープを停止させる。この逆
転ブレーキの供給期間を定めるパルス幅信号をこの発明
回路により発生させる。

また、間欠スロー再生は、ノーマル再生状態とスチル再
生状態とをくり返すことにより行なうもので、両再生状
態の期間の時間比を変えることで所望のスピードの間欠
スロー再生を行なえるものである。

この場合にもスチル状態にするときに逆転ブレーキをか
けてノイズレススチル再生位置でテープを停止させるが
、その逆転ブレーキ供給期間のパルス幅信号をこの発明
回路により形成する。

なお、一般にＶＴＲでは高密度記録をするため、アジマ
ス角の異なる２個の回転ヘッドを用いるが、スチル再生
状態では同一アジマスのトラックを常にヘッドは走査す
るため、この２個の回転ヘッド　。

０４ｋにもう１個の変速再生用ヘッドを用窓する。

すなわち、第５図に示すようにアジマス角の異なるノー
マル再生用の２個のへラドＨＡ、ＨＢの他に、例えばヘ
ッドＨＨの近傍にヘッドＨＡと同じアジマスのへラドＨ
Ａ’を設け、スチル状態では、ヘッドＨＡとＨＡ’によ
り再生を行なうようにするものである。もちろん、ノー
マル再生状態ではヘッドＨＡとＨＢより再生出力を得る
ものである。

例えば始めの１フレ一ム期間でヘッドＨＡとＨＢにより
ノーマル再生をして１フレ一ム分テープを送った後ブレ
ーキをかけてテープを停止させ次の４フレ一ム期間ヘッ
ドＨＡ、ＨＡ’によりスチル再生を行なうようにし、こ
れをくり返せば１１５スロー再生の状態になる。

第６図はこの１１５スロ一再生時のタイムチャートで、
同図Ａの信号ＲＦＳ−は回転へラドＨＡ。

ＨＡ’及び）ＩＢの切換信号で、ノーマル再生時はへラ
ドＨＡとＨＢとを交互に切り換え、スチル再生時はへラ
ドＨＡとＩ（Ａ’とを交互に切り換えるものである。

同図Ｂの信号ＯＮは、キャブスクンドライブ信号で、“
１ｓの状態のとき、キャプスタンモータは駆動可能とな
るようにシスコンにより制御される。同図Ｃの信号ＲＶ
はキャプスタンモータにブレーキをかける期間ｔＢを示
す信号で、この期間ｔＢ分のパルスを前述のように形成
するものである。

なお、間欠スロー再生のとき、テープ速度がノーマル再
生状態とスチル再生状態とで異なるため、回転ヘッドの
テープ上の相対速度が変わり、このため再生信号の水平
同期信号周波数が異なってしまう、すると、再生画が左
右にゆれることになる。

これを補正するため、キヤプスタンの動きに同期した回
転ヘッドドラムスピード補正を行なうが、その補正を行
なう期間を定めるための時間設定用としても第１図回路
のカウンタ（４２２）は用いられるものである。

第７図はスピードサーボ糸の全体構成図で、これはノー
マル再生状態の機能を主として示したものである。

すなわち、（１１）は回転ヘッドドラムの駆動用モータ
、（１２）はキャプスタン駆動用モータで、それぞれそ
の回転速度に応じた周波数信号ＤＲＦＧ及びＣＰＦＣを
得る周波数発電１ｌ（１３）及び（１４）が設けられて
いる。そして、これらの周波数信号ＤＲＦＧ及びＣＰＦ
Ｇはドラム用サーボ回路（１５）及びキャプスタン用サ
ーボ回路（１６）の比較回路（１５１）及び（１６１）
に供給される。これら比較回路（１５１）及び（１６１
）にはドラム用のスピード基準信号ＤＲＲＰ及びキャプ
スタン用スピード基準信号ＣＰＲＦが供給される、した
がって、比較回路（１５１）及び（１６１）からはそれ
ぞれ基準値からのずれ、つまりスピードエラーが得られ
、これがＡ／Ｄコンバータ（１５２）及び（１６２）に
よりデジタル信号に変換され、これらがそれぞれデジタ
ルフィルタ（１５３）及び（１６３）において所定の演
算処理をなされた後、Ｄ／Ａコンバータ（１５４）及び
（１６４）にそれぞれ供給され、得られたサーボ出力が
ドライブアンプ（１７）及び（１８）を介してドラムモ
ータ（１１）及びキャプスタンモータ（１２）に供給さ
れてスピードサーボがかけられるものである。

なお、（１０）はシスコンであり、第１図のシスコン（
１）と同様で、マイコンを有している。

この第７図の構成において、Ｄ／Ａコンバータ（１５４
）及び（１６４）の部分が第１図のシスコン（１）を除
く部分に対応しており、ノーマル再生時は前述したよう
なり／Ａ変換動作を行なう。

そして、スチル再生時や、間欠スロー再生時には、シス
コン（１０）からプリセットデータがキャプスタンサー
ボ回路（１６）のＤ／Ａコンバータ（１６）のブリセン
ト部に供給されて第６図に示したブレーキ期間ｔＢ分の
パルス幅信号を得るものである。

なお、第１図の例ではパルス幅信号の形成終了時点ｔ３
で、フローチャートは終了したが、この場合には前述し
たようにキャブスクン出力が終了した後、ドラムスピー
ドを補正する必要があるので、時点ｔ３で３個目のトリ
ガパルスを検知したら、ドラムスピード補正のための補
正期間を時間データとしてプリセットして、その時間を
もカウンタ（４２２）で計測させるものである。

そして、そのドラム補正期間が終了したら、ドラムスピ
ードエラーのデータプリセットをＤ／Ａコンバータ（１
５４）に対して行なうようにする。

この第７図例においては、Ｄ／Ａ変換用とパルス幅信号
形成用とが豊川できるので、非常に都合がよい。

特に、スチル再生及び間欠スロー再生時のブレーキ期間
決定用パルスＲＶは、従来、別個に専用のタイマー用カ
ウンタを設ける必要があった、あるいはマイコンで時間
設定して形成する必要があったが、それが改善されるこ
とになる。特に、マイコンで時間計測してパルスＲＶを
作る場合には、期間ｔＢの間、他の仕事がマイコンでで
きなくなるので、その効果は大である。

Ｈ発明の効果 この発明によれば、データ設定手段、データ変換手段、
ａ分回路、スイッチ回路を用いて、正確なパルス幅の信
号を容易に得ることができる。しかも、この発明回路は
Ｄ／Ａコンバータとしても利用可能性があり、実用上、
その効果は顕著である。

【図面の簡単な説明】

第１図はこの発明の一実施例のブロック図、第２図はそ
の動作説明のための一例のフローチャート、ｆｆ１３図
及び第４図はその説明のためのタイミングチャート、第
５図〜第７図はこの発明の適用例の一例を説明するため
の図である。 １１）はシスコン、（４）はデータ変換手段、＋７１．
　＋５）及び（６）は第１．第２及び第３のスイッチ手
段としてのスリーステートバッファ及びゲート回路、（
８）は積分回路である。

Claims (1)

1. 【特許請求の範囲】 （ａ））データ設定手段と、 （ｂ）カウンタを有するデータ変換手段と、（ｃ）積分
   回路と、 （ｄ）第１、第２及び第３のスイッチ手段とからなり、 （ｅ）上記データ変換手段からは上記データ設定手段よ
   りのデータに応じたパルス幅の信号及び極性の信号が得
   られるとともに上記データに応じたタイマー出力が得ら
   れ、 上記データに応じた極性の信号は上記第１のスイッチ手
   段を介して上記積分回路に供給されるとともに上記デー
   タに応じたパルス幅の信号が上記第１のスイッチ手段に
   そのオン・オフ制御信号として上記第２のスイッチ手段
   を介して供給され、上記タイマー出力は上記第３のスイ
   ッチ手段を介して上記データ設定手段にトリガ信号とし
   て供給され、 上記第２及び第３のスイッチ手段が適宜オン、オフ制御
   されるとともに上記データ設定手段に設定するデータが
   適宜選択されて、上記積分回路の出力に上記データ設定
   手段で設定されるデータにより定められる所望のパルス
   幅の信号が得られるようにされたパルス幅形成回路。