JPS63216113A - デジタルサ−ボ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は回転体、特にビデオテープレコーダ（以下［Ｖ
’ｌ”ＲＪとする）のシリンダモータやキャプスタンモ
ータのデジタルサーボ装置に関する。

（町　従来の技術 は位相補償フィルターを通して速度エラー信号と加算し
ている。位相補償フィルターは一種のローパスフィルタ
ー、つまり積分手段であり、遅れ補償として位相サーボ
の周波数特性における低域でのゲインを高くし、回転体
が位相ロックするまでの時間を短かくするためのもので
ある。位相補償フィルターを用いた場合の一例として、
ＶＴＲのシリンダモータの位相サーボゲインの周波数特
性を第５図（Ｉｌに示す。

また、従来のデジタルサーボ装置はサンヨーテクニカル
レビューＶＯＬ、　１７　Ｎα２　１９８５　　Ｐ４５
〜５０に示されている様に、位相エラー信号と速度エラ
ー信号を別々にデジタルサーボＩＧから出力し、アナロ
グ信号とした後、両者を加算している。

これは前述と同様に位相サーボに対し遅れ補償を行ない
、位相エラー信号と速度エラー信号を制御するモータの
特性や用途に合わせて適当な比で加算するためである。

一方近年ＶＴＲにおいてマイクロコンピュータを用いて
デジタルサーボ装置を構成しようとする動きがある。マ
イクロコンピュータを用いた場合、前記デジタルサーボ
ＩＣに比べ次のような利点がある。

まず、汎用のマイクロコンピュータを使用しているため
、位相エラー信号と速度エラー信号との加算比はソフト
ウェアにて決定できる。すなわち両エラー信号をそれぞ
れアナログ信号とし、制御するモータに応じたアナログ
回路にて加算しなくてもマイクロコンピュータ内で加算
し出力することができるので、Ｄ／Ａコンバータの数を
減らし、前記アナログ回路を削減することができる。

次に、任意に大きい弁別感度を有するとともに、必要な
測定範囲内では測定値に対応する比例信号を出力し、測
定範囲以下及び以上の範囲では前記比例信号の下限及び
上限の一定レベルをそれぞれ出力するデジタル式弁別器
をソフトウェアにて構成することができる。特公昭５４
−５９８２にも示されている該デジタル式弁別器の弁別
特性の一例を第６図（ａｌに示す。図において、横軸は
速度サーボの場合、回転体の回転速度に依存したパルス
（ａ下ｒｐｃパルス」とする）の相隣接するパルス間に
存在する基準クロック数に対応し、位相サーボの場合、
基準位相パルスと回転体の回転位相に依存したパルス（
以下「ＰＧパルス」とする）の間に存在する基準クロッ
ク数に対応する。縦軸はエラー信号の大きさに対応し、
変化の幅はエラー信号のビット数により決まり、サーボ
のゲインに対応する。サーボ機構としては、測定範囲の
中心を安定動作点としている。

また、ＶＴＬのシリンダサーボに用いた場合、記録時の
位相基準信号である垂直同期信号を基に、マイクロコン
ピュータ内にてより周波数の高い位相基準信号を作成す
ることが出来る。すなわち、位相サーボのサンプリング
周波数を上げることにより、サーボループにおける制御
信号の時間的遅れが小さくなり、サーボゲインを上げて
も発振せず安定状態を維持できるため、高ゲインの位相
サーボを実現することができる。

（ハン発明が解決しようとする問題点）マイクロコンピ
ュータをＶＴＲのシリンダサーボに用いた場合の位相サ
ーボゲインの周波数特性の一例を第５図世）に示す。こ
れはマイクロコンピュータ内にて速度エラー信号と加算
される直前のものであり、ソフトウェアによって構成さ
れた前述のデジタル式弁別器によって得られた位相エラ
ー信号によるものである。はぼ直線となる。位相補償フ
ィルターを用いた場合の該特性に比べ高域でのゲインは
サンプリング周波数の上昇により、より高くなっている
が、低域でのゲインは逆に低（なっている。これは単に
位相エラー信号と速度エラー信号とを適当な比で加算す
るだけでは遅れ補償が行なわれず、低域成分のみを強調
することができないためである。つまり、シリンダモー
タが位相ロックするまでの時間を短か（するためにゲイ
ンを高くすると、高域でのゲインも高くなり、サーボ系
が不安定になり、発振する恐れがある。

このことは第６図ｆａｔの弁別特性を同図（ｂｌのよう
にすることを意味する。

以上は主に位相サーボについて説明したが、遅れ補償を
必要とする速度サーボの場合も同じ問題点を有する。

妊）問題点を解決するための手段 第６図（ａｌに示された弁別特性において、測定範囲以
外では上限又は下限の一定値をエラー信号としている。

速度サーボにしても、位相サーボにしても測定範囲内に
入るまでの過渡期では該一定値がエラー信号として出力
され続ける。その後測定範囲内に入り、傾斜した弁別特
性によりエラー信号がサンプリング毎に変化することに
なる。また、変化の時間的経過と周波数特性との関係を
極めて概念的に解釈すると、緩慢な変化は低周波成分を
多（含み、変化が急激であるほど高周波成分を多く含む
ことになる。よって周波数特性における低域でのゲイン
は、弁別特性における測定範囲外での上限又は下限のエ
ラー信号に依存していることがわかる。

本発明では前記問題点を解決するために、エラー信号の
測定範囲内では測定値に対応する比例信号をエラー信号
とする手段と、前記測定範囲以下又はより小さい範囲で
は前記比例信号の下限により小さな値をエラー信号とす
る手段と、前記測定範囲以上又は大きい範囲では前記比
例信号の上限より大きな値をエラー信号とする手段とを
備えた。

（ネ）作　用 サーボの周波数特性における低域でのゲインのみが強調
される。

（八）実施例 本発明を２ヘツドヘリカルスキヤン型ＶＴＲのシリンダ
サーボに応用した実施例を第１図に示す。

カウンタ山は１６ビツトフリーランカウンタでありクロ
ック（２）の出力である１μＳ周期の基準クロックをカ
ウントしている。カウンタ（３）は、記録すべき映像信
号の垂直同期信号によりプリセットざΣ れ、該垂直同期信号４３でい倍したパルスを出力する。

シリンダモータ（４）は、ＦＧパルス発生器（４ａ）と
ＰＧパルス発生器（４ｂ）を有する。、ＦＣパルスは１
回転に６個ＰＣパルスは１回転に１個発生する。出力パ
ルスは共にＰＧパルス作成器（５）に入力される。ＰＧ
パルス作成器（５）は後で述べるロック検出手段（８）
により制御され、シリンダモータ（４）のスタート時は
ＰＧパルスの次に発生するＦＧパルスのみをＰＣパルス
として出力する。

位相エラー信号を作成するにはカウンタ（３１の出力パ
ルスとＰＧパルス作成器（５）の出力パルスとの間に存
在する基準クロック数を算出する必要がある。そこでカ
ウンタ（３）の出力パルスによりラッチ回路（６ｂ）に
てカウンタ（１）の値をラッチ］Ｊ１次にＰＧパルス作
成器（５）の出力パルスによりラッチ回路（６ａ）にて
カウンタ（１）の値をラッチし、ＰＣパルス作成器（５
）の出力パルス発生時に両ラッチ回路にラッチされた値
の差を比較器（７）にて算出する。

ロック検出手段（８）は算出された値がある範囲内に入
ったことを検出し、ＰＧパルス作成器（５）に制御信号
を出丁。該制御信号を受けたＰＧパルス作成器（５１は
、ＰＧパルスとして、丁なわち位相を表わす信号として
ＦＧパルスをそのまま出力する。よって位相サーボにお
けるサンプリング周波数が上昇する。

速度エラー信号を作成するには相隣接するＦＣパルス間
に存在する基準クロック数を算出する必要がある。そこ
でラッチ回路（８ａ）はカウンタ（１）の値を、ラッチ
回路（８ｂ）はラッチ回路（８ａ）の値をＦＧパルスの
タイミングにてラッチし、ＦＧパルスのタイミングにて
両ラッチ回路にラッチされた値の差を比較器（９）にて
算出する。なお、カウンタ（１）が自己リセットする前
と後にラッチされた値を基に差を算出した場合、その値
は相隣接するＦＧパルス間に存在する基準クロック数で
はない。

よってこのような値を無視するためにカウンタ（１）の
桁あふれ信号を比較器（９）に入力し制御している。

該桁あふれ信号は比較器（７）にも入力され同じような
問題点を回避している。

本実施例は２ヘツドヘリカルスキヤン型ＶＴＲであるた
めＮ　ＴＳ　Ｃ映像信号を記録する場合、シリンダモー
タ（４）は１秒間に３００回転る。よって１回転中６個
発生するＦＧパルスの周期はｍ−３となる。よって比較
器（９）の出方値をＸとすると、クロック（２）の周期
が１μ３であるため、回転速度が正確な場合、Ｘ＝πス
１０　　となる。弁別手段Ｕ■では測定範囲を２αμｓ
とし、測定範囲内か外かによってスイッチ（ＩＵを切り
換える制御信号を作成する。速度エラー信号は１０ビツ
トのデータであり、その値をｙとする。

石質×１０−α≦Ｘ−韮τＸ１０＋α　の場合、ｘ＜Ｔ
了ｘｉｏ−αの場合、スイッチ（１１１をｂに切り換え
、メモリ（１３ａ）の値より、Ｙ＝０ Ｘ＞、、、Ｘ１０＋（Ｘの場合、スイッチ旧）をＣに切
り換えメモリ（１３ｂ）の値より 、２１０ としてデジタルアンプ（１４１に入力される。その結果
得られる弁別特性を第２図に示す。デジタルアンプ（１
４）とデジタルアンプ（１５１はシフトレジスタ等のデ
ジタル演算器によって構成され、速度エラー信号と後で
述べる位相エラー信号をシリンダモータ（４）の制御に
ふされしいゲインとＴる。両デジタルアンプの出力は加
算器（１６１にて加算されそのデジタル出力はｌ）／Ａ
変換器１７１にてアナログ信号に変換されドライブ回路
（１８１に制御信号として入力されシリンダモータ（４
）がドライブされる。

次に本発明のポイントとなる部分について説明する。シ
リンダモータ（４）が位相ロックされた状態ではカウン
タ（３）の出力パルスとＰＧパルス作成器（５）の出力
パルスとの時間差は、例えば３ｍｓ　　となるようシリ
ンダモータ（４）によって回転する２つのヘッド（図示
せず）とＦＣパルス発生器（４ａ）、ＰＧパルス発生器
（４ｂ）の相対的位置が設定されているとする。比較器
（７）の出力値をＸとすると正確に位相ロックされた状
態では、Ｘ−３Ｘ１０　　となる。弁別手段Ｑ９１では
測定範囲を２βμ３とし、測定範囲内か外かによってス
イッチのを切り換える制御信号を作成する。位相エラー
信号は１０ビツトのデータであり、その値をｙとぐる。

３×１０−β６ｘ≦３×１０　＋β　の場合、スイッチ
のを帥に切り換え、演算器のにて ｘ（３Ｘ１０−βの場合、スイッチ■をｂに切り換え、
メモリ（２２ａ）の値より ｘ）３Ｘ１０　＋β　の場合、スイッチ■をＣに切り換
えメモリ（２２ｂ）の値より ′１０ Ｙ＝２ としてデジタルアンプ（１５）に入力される。その結果
得られる弁別特性を第３図に示す。

図からも明らかなように、位相エラー信号の測定範囲内
では比例信号、測定範囲外では比例信号の下限より小さ
く、又は上限より大きくなっている。その結果、位相サ
ーボの遅れ補償、すなわち位相補償フィルタと同じ効果
が得られる。なお、本実施例における弁別特性では測定
範囲内と外とで不連続が生じている。この不連続が大き
すぎると測定範囲内に入る時点で位相エラー信号が急激
に変化するためサーボが不安定になる。１′！ｉ′Ｉｚ
１該不連続を少なくするために弁別特性を第４図に示す
ようにしてもよい。

なお、第１図においてシリンダモータ（４）、ドライブ
回路（１８）、　Ｄ／Ａ変換器（１７１以外の構成要素
は全てマイクロコンピュータのソフトウェアによっテ実
現可能である。

また速度サーボにおいても、遅れ補償が必要な場合、本
発明が有効であることは言うまでもない。

ｂｌ　　発明の効果 本発明によりサーボにおける遅れ補償がローパスフィル
タ等のアナログ回路によらず簡単なデジタル回路又はマ
イクロコンピュータのソフトにて実現でき、デジタルサ
ーボ装置においてハードウェアの大幅削減が可能となり
その効果は大である。

【図面の簡単な説明】

第１図は本発明の実施例を示す回路ブロック図、第２図
、第３図は実施例における弁別特性を示す図、第４図は
実施例の改良に係る弁別特性を示す図である。第５図は
従来の位相サーボゲインの周波数特性を示す図、第６図
は従来の弁別特性を示す図である。 （４）・・・シリンダモータ、（７）・・・比較器、０
９・・・弁別手段、■・・・スイッチ、■・・・演算器
、（２２ａ）（２２ｂ）・・・メモリ。 第２図

Claims (1)

【特許請求の範囲】
1. （１）回転体のデジタルサーボ装置において、速度の大
   きさ又は位相差に応じたエラー信号の測定範囲内では測
   定値に対応する比例信号をエラー信号とする手段と、前
   記測定範囲以下又はより小さい範囲では前記比例信号の
   下限より小さな値をエラー信号とする手段と、前記測定
   範囲以上又はより大きい範囲では前記比例信号の上限よ
   り大きな値をエラー信号とする手段とを備えたことを特
   徴とするデジタルサーボ装置。