JPH0636257B2 - 記録再生装置におけるサ−ボ回路 - Google Patents
記録再生装置におけるサ−ボ回路Info
- Publication number
- JPH0636257B2 JPH0636257B2 JP62205038A JP20503887A JPH0636257B2 JP H0636257 B2 JPH0636257 B2 JP H0636257B2 JP 62205038 A JP62205038 A JP 62205038A JP 20503887 A JP20503887 A JP 20503887A JP H0636257 B2 JPH0636257 B2 JP H0636257B2
- Authority
- JP
- Japan
- Prior art keywords
- reel
- servo
- capstan
- speed
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、デジタルオーディオテープレコーダの如く磁
気ヘッドを有する回転ドラムによって情報をテープに記
録再生する記録再生装置における、キャプスタン軸とリ
ールの回転を制御するためのサーボ回路に関する。
気ヘッドを有する回転ドラムによって情報をテープに記
録再生する記録再生装置における、キャプスタン軸とリ
ールの回転を制御するためのサーボ回路に関する。
デジタルオーディオテープレコーダの如く回転ドラムに
よって情報を記録再生する記録再生装置にあっては、キ
ャプスタン軸とリールおよび回転ドラムの回転をそれぞ
れ制御する必要がある。
よって情報を記録再生する記録再生装置にあっては、キ
ャプスタン軸とリールおよび回転ドラムの回転をそれぞ
れ制御する必要がある。
ところで、従来にあって、キャプスタン軸とリールとの
回転を制御する回路としては第4図、第5図に示す如き
ものがあった。以下、これらの回路について説明する。
回転を制御する回路としては第4図、第5図に示す如き
ものがあった。以下、これらの回路について説明する。
第4図は従来のキャプスタンサーボ回路を示し、1はキ
ャプスタンモータのFGより出力される信号を分周する
FG分周器であって、その分周段は可変速モードでキャ
プスタン軸を回転させる場合に、その分周比を変えるこ
とにより、それに対応したテープスピードを得るための
もので、標準速の記録再生時には分周段はスルーとな
る。2は前記FG分周器1よりのFG信号の周期をクロ
ックパルスCK1によってカウントし、基準周期との周
期偏差をデジタル速度誤差として検出するキャプスタン
速度比較カウンタ、3は該キャプスタン速度比較カウン
タ2から出力されるデジタル速度誤差をパルス幅変調す
るパルス幅変調器、4は該パルス幅変調器3から出力さ
れるパルス信号を整流してアナログ速度エラー電圧とし
て出力するローパスフィルタである。以上がキャプスタ
ンサーボの速度制御系の構成である。
ャプスタンモータのFGより出力される信号を分周する
FG分周器であって、その分周段は可変速モードでキャ
プスタン軸を回転させる場合に、その分周比を変えるこ
とにより、それに対応したテープスピードを得るための
もので、標準速の記録再生時には分周段はスルーとな
る。2は前記FG分周器1よりのFG信号の周期をクロ
ックパルスCK1によってカウントし、基準周期との周
期偏差をデジタル速度誤差として検出するキャプスタン
速度比較カウンタ、3は該キャプスタン速度比較カウン
タ2から出力されるデジタル速度誤差をパルス幅変調す
るパルス幅変調器、4は該パルス幅変調器3から出力さ
れるパルス信号を整流してアナログ速度エラー電圧とし
て出力するローパスフィルタである。以上がキャプスタ
ンサーボの速度制御系の構成である。
5は前記FG分周器1よりのFG分周出力を位相基準信
号と同一周波数になるように分周するPG分周器、6は
該PG分周器5よりのPG分周出力と位相基準信号との
位相偏差をクロックパルスCK2によってカウントし、
デジタル位相誤差として検出するキャプスタン位相比較
カウンタ、7はキャプスタン位相比較カウンタ6よりの
デジタル位相誤差をパルス幅変調するパルス幅変調器、
8は該パルス幅変調器7から出力されるパルス信号を整
流してアナログ位相エラー電圧として出力するローパス
フィルタである。以上がキャプスタンサーボの位相制御
系の構成である。
号と同一周波数になるように分周するPG分周器、6は
該PG分周器5よりのPG分周出力と位相基準信号との
位相偏差をクロックパルスCK2によってカウントし、
デジタル位相誤差として検出するキャプスタン位相比較
カウンタ、7はキャプスタン位相比較カウンタ6よりの
デジタル位相誤差をパルス幅変調するパルス幅変調器、
8は該パルス幅変調器7から出力されるパルス信号を整
流してアナログ位相エラー電圧として出力するローパス
フィルタである。以上がキャプスタンサーボの位相制御
系の構成である。
9は前記したキャプスタンモータの速度エラー電圧と位
相エラー電圧は適切なゲイン比をもって加算する加算器
である。
相エラー電圧は適切なゲイン比をもって加算する加算器
である。
上記構成になる従来のキャプスタンサーボ回路の動作を
説明すると、キャプスタンモータよりのFG信号はFG
分周器1において分周された後、キャプスタン速度比較
カウンタ2においてFG信号の周期をクロックパルスC
K1によってカウントし、誤差測定範囲に対応した所定
範囲の下位ビットのカウント値を基準周期に対するデジ
タル速度誤差として出力する。
説明すると、キャプスタンモータよりのFG信号はFG
分周器1において分周された後、キャプスタン速度比較
カウンタ2においてFG信号の周期をクロックパルスC
K1によってカウントし、誤差測定範囲に対応した所定
範囲の下位ビットのカウント値を基準周期に対するデジ
タル速度誤差として出力する。
すなわち、いま説明を簡単とするために、キャプスタン
速度比較カウンタ2が9ビット構成になるものとしてデ
ジタル速度誤差の検出原理を説明すると、キャプスタン
モータの回転周期が基準周期に一致している場合におけ
るFG分周器1から出力される分周出力の1周期の間の
クロックパルスCK1のカウント値が例えば(1000
10000)2=(272)10となるように、クロック
パルスCK1のクロック周波数を予め設定しておく。こ
のように設定した状態において、FG分周器1の分周出
力をカウンタのイネーブル端子に与え、FG分周器1の
出力する分周出力の1周期の間クロックパルスCK1の
数をカウントすると、カウント値は、(1000100
00)2=(272)10をセンタ値として、その時の周
期の長短に応じて上下に偏位する。
速度比較カウンタ2が9ビット構成になるものとしてデ
ジタル速度誤差の検出原理を説明すると、キャプスタン
モータの回転周期が基準周期に一致している場合におけ
るFG分周器1から出力される分周出力の1周期の間の
クロックパルスCK1のカウント値が例えば(1000
10000)2=(272)10となるように、クロック
パルスCK1のクロック周波数を予め設定しておく。こ
のように設定した状態において、FG分周器1の分周出
力をカウンタのイネーブル端子に与え、FG分周器1の
出力する分周出力の1周期の間クロックパルスCK1の
数をカウントすると、カウント値は、(1000100
00)2=(272)10をセンタ値として、その時の周
期の長短に応じて上下に偏位する。
例えば、FG分周器1の出力する分周出力の1周期が基
準周期に対して9パルス分だけ長くなった場合、カウン
タのカウント値は(100011001)2=(28
1)10となる。従って、例えば下5桁を誤差検出ビット
とし、そのカウント値(11001)2=(25)10を
取り出し、パルス幅変調器14へ入力する。
準周期に対して9パルス分だけ長くなった場合、カウン
タのカウント値は(100011001)2=(28
1)10となる。従って、例えば下5桁を誤差検出ビット
とし、そのカウント値(11001)2=(25)10を
取り出し、パルス幅変調器14へ入力する。
パルス幅変調器14では、(10000)2が入力され
た時にデューティ50%のパルスが出力される。従っ
て、前記(11001)2が入力された時は、デューテ
ィが(16+9)/32=25/32のパルスが出力さ
れる。このデューティの50%からのずれが、この場合
は正の速度誤差電圧となる。このようにして、キャプス
タン速度比較カウンタ2はクロックパルスCK1をカウ
ントするだけで、基準周期との周期偏差をデジタル速度
誤差として検出することができる。
た時にデューティ50%のパルスが出力される。従っ
て、前記(11001)2が入力された時は、デューテ
ィが(16+9)/32=25/32のパルスが出力さ
れる。このデューティの50%からのずれが、この場合
は正の速度誤差電圧となる。このようにして、キャプス
タン速度比較カウンタ2はクロックパルスCK1をカウ
ントするだけで、基準周期との周期偏差をデジタル速度
誤差として検出することができる。
なお、周期が基準周期よりも短くなった場合には、その
カウント値は基準カウント値(100010000)2
=(272)10よりも小さくなる。例えば、前述とは逆
に、FG分周器1の出力する分周出力の1周期が基準周
期に対して9パルス分だけ短くなった場合、カウント値
は(100000111)2=(263)10となる。こ
れの下位5ビットをパルス幅変調器14に入力すると、
パルス幅変調器14の出力パルスのデューティは、(1
6−9)/32=7/32となる。このデューティの5
0%からのずれが、この場合は負の速度誤差電圧とな
り、基準値からの偏差たるディジタル速度誤差として検
出することができる。
カウント値は基準カウント値(100010000)2
=(272)10よりも小さくなる。例えば、前述とは逆
に、FG分周器1の出力する分周出力の1周期が基準周
期に対して9パルス分だけ短くなった場合、カウント値
は(100000111)2=(263)10となる。こ
れの下位5ビットをパルス幅変調器14に入力すると、
パルス幅変調器14の出力パルスのデューティは、(1
6−9)/32=7/32となる。このデューティの5
0%からのずれが、この場合は負の速度誤差電圧とな
り、基準値からの偏差たるディジタル速度誤差として検
出することができる。
上記のようにして、ローバスフィルタで整流された後、
アナログ速度エラー電圧として加算器9に印加される。
アナログ速度エラー電圧として加算器9に印加される。
また、FG分周器1で分周された信号はPG分周器5に
おいて位相基準信号と同一周波数になるように分周され
た後、キャプスタン位相比較カウンタ6において、上記
キャプスタン速度比較カウンタ2と同様な方法によりデ
ジタル位相誤差として出力され、この出力はパルス幅変
調器7、ローパスフィルタ8を介してアナログ位相エラ
ー電圧として加算器9に印加される。
おいて位相基準信号と同一周波数になるように分周され
た後、キャプスタン位相比較カウンタ6において、上記
キャプスタン速度比較カウンタ2と同様な方法によりデ
ジタル位相誤差として出力され、この出力はパルス幅変
調器7、ローパスフィルタ8を介してアナログ位相エラ
ー電圧として加算器9に印加される。
加算器9はキャプスタンモータの速度エラー電圧と位相
エラー電圧とを適当なゲイン比をもって加算し、キャプ
スタンモータドライブ回路に供給し、キャプスタン軸が
一定回転数となるように制御する。
エラー電圧とを適当なゲイン比をもって加算し、キャプ
スタンモータドライブ回路に供給し、キャプスタン軸が
一定回転数となるように制御する。
第5図はデジタルオーディオテープレコーダなどにおけ
る高速サーチ時に用いられるリーチサーボ回路であっ
て、高速走行するテープスピードを略一定に保持するた
めのもので、巻取リールと供給リール軸に設けられたF
Gの各周期の和が一定になるようにリールモータにサー
ボを掛けるものである。
る高速サーチ時に用いられるリーチサーボ回路であっ
て、高速走行するテープスピードを略一定に保持するた
めのもので、巻取リールと供給リール軸に設けられたF
Gの各周期の和が一定になるようにリールモータにサー
ボを掛けるものである。
10,11は巻取リールおよび供給リールからのFG信
号の立ち上がりと立ち上がりのエッジを検出するエッジ
検出器、12は該エッジ検出器10,11よりのエッジ
検出信号から前記巻取リールFG、供給リールFGの一
周期を後段のリール速度比較カウンタで計測するために
切り換える切換回路、13は巻取リールFG信号の一周
期をクロックパルスCK3によってカウントした後、供
給リールFG信号の一周期をクロックパルスCK3によ
って前記カウントに継続してカウントし、前述したキャ
プスタン速度比較カウンタ2(第4図)と同様の方法に
よってそのカウント値からディジタル速度誤差を得るリ
ール速度比較カウンタ、14は該リール速度比較カウン
タ13よりのデジタル速度誤差をパルス幅変調するパル
ス幅変調器、15は該パルス幅変調器14よりのパルス
信号を整流してアナログ速度エラー電圧として出力する
ローパスフィルタである。
号の立ち上がりと立ち上がりのエッジを検出するエッジ
検出器、12は該エッジ検出器10,11よりのエッジ
検出信号から前記巻取リールFG、供給リールFGの一
周期を後段のリール速度比較カウンタで計測するために
切り換える切換回路、13は巻取リールFG信号の一周
期をクロックパルスCK3によってカウントした後、供
給リールFG信号の一周期をクロックパルスCK3によ
って前記カウントに継続してカウントし、前述したキャ
プスタン速度比較カウンタ2(第4図)と同様の方法に
よってそのカウント値からディジタル速度誤差を得るリ
ール速度比較カウンタ、14は該リール速度比較カウン
タ13よりのデジタル速度誤差をパルス幅変調するパル
ス幅変調器、15は該パルス幅変調器14よりのパルス
信号を整流してアナログ速度エラー電圧として出力する
ローパスフィルタである。
上記構成になる従来のリールサーボ回路の動作を説明す
ると、切換回路12は第6図に示すように、周期和計測
の開始時には、例えば、巻取リールFG信号の1周期の
間、すなわち、エッジパルスが2個出力される間ハイレ
ベルの信号を出力し、次の供給リールFG信号のエッジ
パルスが入力されると再び、該供給リールFG信号の1
周期の間ハイレベルの信号を出力する。この切換回路1
2よりの出力信号は、リール速度比較カウンタ13のカ
ウンタのカウントイネーブル端子に入力され、該端子が
ハイレベルHの区間クロックパルスCK3をカウントす
る。このリール速度比較カウンタ13は、前述したキャ
プスタン速度比較カウンタ2(第4図)と同様の構成並
びに作用になるもので、基準周期和一定時のクロックパ
ルスCK3のカウント値を基準として、その時のカウン
ト値の下位ビットをディジタル速度誤差として取り出
す。
ると、切換回路12は第6図に示すように、周期和計測
の開始時には、例えば、巻取リールFG信号の1周期の
間、すなわち、エッジパルスが2個出力される間ハイレ
ベルの信号を出力し、次の供給リールFG信号のエッジ
パルスが入力されると再び、該供給リールFG信号の1
周期の間ハイレベルの信号を出力する。この切換回路1
2よりの出力信号は、リール速度比較カウンタ13のカ
ウンタのカウントイネーブル端子に入力され、該端子が
ハイレベルHの区間クロックパルスCK3をカウントす
る。このリール速度比較カウンタ13は、前述したキャ
プスタン速度比較カウンタ2(第4図)と同様の構成並
びに作用になるもので、基準周期和一定時のクロックパ
ルスCK3のカウント値を基準として、その時のカウン
ト値の下位ビットをディジタル速度誤差として取り出
す。
そして、このディジタル速度誤差は、パルス幅変調器1
4においてディズタル速度誤差に比例したパルス幅から
なるパルス信号に変換され、ローパスフィルタ14でア
ナログエラー電圧に変換された後、リールモータドライ
ブ回路に供給される。
4においてディズタル速度誤差に比例したパルス幅から
なるパルス信号に変換され、ローパスフィルタ14でア
ナログエラー電圧に変換された後、リールモータドライ
ブ回路に供給される。
リール速度比較カウンタ13のカウントデータは一度ラ
ッチされた後、カウンタはクリアまたはプリセットさ
れ、次の周期和の計測状態となる。
ッチされた後、カウンタはクリアまたはプリセットさ
れ、次の周期和の計測状態となる。
ところで、前記した従来のサーボ回路にあっては、第4
図のキャプスタンサーボ回路と、第5図のリールサーボ
回路のそれぞれを独立に設けているため、回路構成が複
雑で、コストの高いものとなり、また、小型化に際して
はスペース的な問題も生じるという欠点があった。
図のキャプスタンサーボ回路と、第5図のリールサーボ
回路のそれぞれを独立に設けているため、回路構成が複
雑で、コストの高いものとなり、また、小型化に際して
はスペース的な問題も生じるという欠点があった。
本発明は前記した問題点を解決せんとするもので、回路
規模を削減して小型化とコスト低減の可能な記録再生装
置におけるサーボ回路を提供することを目的とするもの
である。
規模を削減して小型化とコスト低減の可能な記録再生装
置におけるサーボ回路を提供することを目的とするもの
である。
前記目的を達成するために、本発明は、磁気ヘッドを有
する回転ドラムによってテープ上に記録されたデータを
再生する記録再生装置であって、標準速度再生時はキャ
プスタンサーボをかけると共に、高速サーチ時はリール
サーボをかけるように構成され、前記標準速再生時に用
いられるキャプスタンサーボ回路は速度サーボ回路と位
相サーボ回路とからなる記録再生装置のサーボ回路にお
いて、リールサーボ時には、前記キャプスタンサーボ回
路の速度サーボ回路をリールサーボ用の速度サーボ回路
として使用し、かつ、前記キャプスタンサーボ回路の位
相サーボ回路をリールサーボ開始時のランプ電圧発生用
回路として使用するようにしたことを要旨とするもので
ある。
する回転ドラムによってテープ上に記録されたデータを
再生する記録再生装置であって、標準速度再生時はキャ
プスタンサーボをかけると共に、高速サーチ時はリール
サーボをかけるように構成され、前記標準速再生時に用
いられるキャプスタンサーボ回路は速度サーボ回路と位
相サーボ回路とからなる記録再生装置のサーボ回路にお
いて、リールサーボ時には、前記キャプスタンサーボ回
路の速度サーボ回路をリールサーボ用の速度サーボ回路
として使用し、かつ、前記キャプスタンサーボ回路の位
相サーボ回路をリールサーボ開始時のランプ電圧発生用
回路として使用するようにしたことを要旨とするもので
ある。
以下、本発明の一実施例を第1図と共に説明する。な
お、前記した従来例の第3図、第4図と同一符号は同一
回路を示し、その説明は省略する。
お、前記した従来例の第3図、第4図と同一符号は同一
回路を示し、その説明は省略する。
本発明は、テープを高速走行させるリールサーボモード
時にはキャプスタンサーボ系が使用されず、また、キャ
プスタンサーボモード時には逆にリールサーボ系が使用
されないことに着目し、キャプスタンサーボ系の回路と
リールサーボ系の回路を共用するものでる。
時にはキャプスタンサーボ系が使用されず、また、キャ
プスタンサーボモード時には逆にリールサーボ系が使用
されないことに着目し、キャプスタンサーボ系の回路と
リールサーボ系の回路を共用するものでる。
そして、本発明にあっては、制御用のカウンタとして、
速度比較カウンタ16と位相比較カウンタ17とを使用
する。また、キャプスタンサーボとリールサーボでカウ
ンタを共用するために、カウンタ16,17のクロック
パルスやその他制御信号は各モードに応じてスイッチS
W1〜SW3で切り換えるようにしている。
速度比較カウンタ16と位相比較カウンタ17とを使用
する。また、キャプスタンサーボとリールサーボでカウ
ンタを共用するために、カウンタ16,17のクロック
パルスやその他制御信号は各モードに応じてスイッチS
W1〜SW3で切り換えるようにしている。
すなわち、スイッチSW1は速度比較カウンタ16で周
期を計測すべき信号を切り換えるもので、キャプスタン
サーボ時にはキャプスタンFG信号を選択し、リールサ
ーボ時には巻取リールFG信号および供給リールFG信
号を選択するものである。また、スイッチSW2は速度
比較カウンタ16のクロックを切り換えるもので、キャ
プスタンサーボ時にはクロック信号CK1を選択し、リ
ールサーブ時にはクロック信号CK3を選択する。さら
に、スイッチSW3は位相比較カウンタ17のクロック
を切り換えるもので、キャプスタンサーボ時にはクロッ
ク信号CK2を選択し、リールサーボ時にはクロック信
号CK4を選択する。
期を計測すべき信号を切り換えるもので、キャプスタン
サーボ時にはキャプスタンFG信号を選択し、リールサ
ーボ時には巻取リールFG信号および供給リールFG信
号を選択するものである。また、スイッチSW2は速度
比較カウンタ16のクロックを切り換えるもので、キャ
プスタンサーボ時にはクロック信号CK1を選択し、リ
ールサーブ時にはクロック信号CK3を選択する。さら
に、スイッチSW3は位相比較カウンタ17のクロック
を切り換えるもので、キャプスタンサーボ時にはクロッ
ク信号CK2を選択し、リールサーボ時にはクロック信
号CK4を選択する。
ローパスフィルタ4,8よりの各エラー電圧は、モード
切換スイッチSW4,SW5によって切換えられ、キャ
プスタンサーボ時にはOPアンプ18でそれぞれ適切な
加算比で加算された後、キャプスタンモータを駆動する
キャプスタンモータドライブ回路へ送られ、また、リー
ルサーボ時にはOPアンプ19んでそれぞれ適切な加算
比で加算された後、リールモータを駆動するリールモー
タドライブ回路へ送られる。
切換スイッチSW4,SW5によって切換えられ、キャ
プスタンサーボ時にはOPアンプ18でそれぞれ適切な
加算比で加算された後、キャプスタンモータを駆動する
キャプスタンモータドライブ回路へ送られ、また、リー
ルサーボ時にはOPアンプ19んでそれぞれ適切な加算
比で加算された後、リールモータを駆動するリールモー
タドライブ回路へ送られる。
20はリールサーボ時にのみ速度度比較カウンタ16よ
りの速度エラーデータE1とセンタ値発生器21よりの
速度エラーデータセンタ値E2とを比較し、E1<E2
の時に出力を発生するコンパレータであり、その出力は
位相比較カウンタ17とパルス幅変調器3に入力され
る。
りの速度エラーデータE1とセンタ値発生器21よりの
速度エラーデータセンタ値E2とを比較し、E1<E2
の時に出力を発生するコンパレータであり、その出力は
位相比較カウンタ17とパルス幅変調器3に入力され
る。
前記構成になる実施例において、先ず最初にキャプスタ
ンサーボ時の動作を説明する。
ンサーボ時の動作を説明する。
キャプスタンサーボ時には、スイッチSW4,SW5を
キャプスタンモード側に切り換える。
キャプスタンモード側に切り換える。
このキャプスタンモードの場合は、従来例(第4図)で
説明したと同様に、速度比較カウンタ16において、ス
イッチSW1を介して入力されるFG分周器1よりのF
G分周信号をスイッチSW2を介して入力されるクロッ
クパルスCK1でカウントすることによりディジタル速
度誤差を検出し、このディジタル速度誤差をパルス幅変
調器3でパルス信号に変換した後、ローパスフィルタ4
でアナログ速度エラー電圧に変換してOPアンプ19へ
出力する。
説明したと同様に、速度比較カウンタ16において、ス
イッチSW1を介して入力されるFG分周器1よりのF
G分周信号をスイッチSW2を介して入力されるクロッ
クパルスCK1でカウントすることによりディジタル速
度誤差を検出し、このディジタル速度誤差をパルス幅変
調器3でパルス信号に変換した後、ローパスフィルタ4
でアナログ速度エラー電圧に変換してOPアンプ19へ
出力する。
一方、FG分周器1よりの出力をPG分周器5を介して
位相比較カウンタ17に入力し、位相比較カウンタ17
においてPG分周器5よりの出力と位相基準信号の位相
偏差をクロックパルスCK2でカウントすることにより
ディジタル移動誤差を検出し、このディジタル位相誤差
をパルス幅変調器7でパルス信号に変換した後、ローパ
スフィルタ8でアナログ位相エラー電圧に変換してOP
アンプ19へ出力する。
位相比較カウンタ17に入力し、位相比較カウンタ17
においてPG分周器5よりの出力と位相基準信号の位相
偏差をクロックパルスCK2でカウントすることにより
ディジタル移動誤差を検出し、このディジタル位相誤差
をパルス幅変調器7でパルス信号に変換した後、ローパ
スフィルタ8でアナログ位相エラー電圧に変換してOP
アンプ19へ出力する。
そして、OPアンプ19において、前記アナログ速度エ
ラー電圧とアナログ位相エラー電圧を適切なゲインで加
算し、キャプスタンサーボのためのエラー電圧としてキ
ャプスタンモータドライブ回路へ出力する。
ラー電圧とアナログ位相エラー電圧を適切なゲインで加
算し、キャプスタンサーボのためのエラー電圧としてキ
ャプスタンモータドライブ回路へ出力する。
次に、リールサーボ時の動作を、第2図の動作波形図を
参照して説明する。
参照して説明する。
リールサーボ時には、スイッチSW4,SW5をリール
モード側に切り換える。
モード側に切り換える。
リールサーボが開始されると、先ず、位相比較カウンタ
17を用いて、リール回転開始時におけるリールの回転
を緩やかに立ち上げるためのランプ電圧を発生する。そ
のため、リールモード時には、位相比較カウンタ17に
はスイッチSW3によってクロックパルスCK4が供給
され、カウンタ17はこのクロックパルスCK4をカウ
ントしていく。このカウントデータはパルス幅変調器7
でパルス信号に変調され、ローパスフィルタ8を介して
アナログ電圧となる。カウンタ17はリールサーボ開始
時において一旦クリアされた後、前記クロックパルスC
K4をカウント開始するので、ローパスフィルタ8の出
力は、第2図(A)に示すように、その電圧が徐々に上
昇するいわゆるランプ電圧となる。このランプ電圧の傾
斜は、位相比較カウンタ17のビット数と、クロックパ
ルスCK4の周波数によって決定される。
17を用いて、リール回転開始時におけるリールの回転
を緩やかに立ち上げるためのランプ電圧を発生する。そ
のため、リールモード時には、位相比較カウンタ17に
はスイッチSW3によってクロックパルスCK4が供給
され、カウンタ17はこのクロックパルスCK4をカウ
ントしていく。このカウントデータはパルス幅変調器7
でパルス信号に変調され、ローパスフィルタ8を介して
アナログ電圧となる。カウンタ17はリールサーボ開始
時において一旦クリアされた後、前記クロックパルスC
K4をカウント開始するので、ローパスフィルタ8の出
力は、第2図(A)に示すように、その電圧が徐々に上
昇するいわゆるランプ電圧となる。このランプ電圧の傾
斜は、位相比較カウンタ17のビット数と、クロックパ
ルスCK4の周波数によって決定される。
一方、リールサーボ開始時点においてはリールは停止状
態にあるため、エッジ検出器10とエッジ検出器10の
出力する巻取リールと供給リールの周期信号の周期和は
無限大となる。従って、速度比較カウンタ16からの出
力はオーバーフロー状態となり、本来ならばパルス幅変
調器3の出力するパルス信号は常時ハイレベル状態とな
るが、コンパレータ20の出力信号によってパルス幅変
調器3のエンコード部においてデューティ50%信号に
切り換えられ、ローパスフィルタ3からは、第2図
(B)に示すように、最大リール速度エラー電圧をVDD
とする時、VDD/2なる電圧が出力される。
態にあるため、エッジ検出器10とエッジ検出器10の
出力する巻取リールと供給リールの周期信号の周期和は
無限大となる。従って、速度比較カウンタ16からの出
力はオーバーフロー状態となり、本来ならばパルス幅変
調器3の出力するパルス信号は常時ハイレベル状態とな
るが、コンパレータ20の出力信号によってパルス幅変
調器3のエンコード部においてデューティ50%信号に
切り換えられ、ローパスフィルタ3からは、第2図
(B)に示すように、最大リール速度エラー電圧をVDD
とする時、VDD/2なる電圧が出力される。
コンパレータ20は速度比較カウンタ16からの速度エ
ラーデータE1とセンター値発生器21よりの速度エラ
ーセンター値E2との大小比較を行う。例えば、速度比
較カウンタ16が9ビット構成のカウンタであれば、そ
のセンター値E2は(100000000)2=(51
2)10となる。
ラーデータE1とセンター値発生器21よりの速度エラ
ーセンター値E2との大小比較を行う。例えば、速度比
較カウンタ16が9ビット構成のカウンタであれば、そ
のセンター値E2は(100000000)2=(51
2)10となる。
従って、リールが回転を開始し、速度エラーデータE1
が速度サーボエラーの検出レンジのセンター値E2=
(100000000)2より小さくなった時点(これ
を通常「サーボセンタークロス」という)で、コンパレ
ータ20の出力は第2図(C)に示すようにLからHに
反転する。
が速度サーボエラーの検出レンジのセンター値E2=
(100000000)2より小さくなった時点(これ
を通常「サーボセンタークロス」という)で、コンパレ
ータ20の出力は第2図(C)に示すようにLからHに
反転する。
そして、この反転出力Hによって、それまでデューティ
50%に固定されていたパルス幅変調器3はパルス幅変
調動作を開始し、速度比較カウンタ16から送られてく
るディジタル速度誤差をパルス信号に変換開始する。す
なわち、第2図(B)に示すように、リール回転開始後
の当初は、ローパスフィルタ4から出力される速度エラ
ー電圧はVDD/2なるセンター値に固定されているが、
リールの回転が加速されてコンパレータ20の出力が反
転した時点で速度比較カウンタ16からの実際の速度エ
ラー電圧が出力され、リールサーボ状態となる。
50%に固定されていたパルス幅変調器3はパルス幅変
調動作を開始し、速度比較カウンタ16から送られてく
るディジタル速度誤差をパルス信号に変換開始する。す
なわち、第2図(B)に示すように、リール回転開始後
の当初は、ローパスフィルタ4から出力される速度エラ
ー電圧はVDD/2なるセンター値に固定されているが、
リールの回転が加速されてコンパレータ20の出力が反
転した時点で速度比較カウンタ16からの実際の速度エ
ラー電圧が出力され、リールサーボ状態となる。
また、前記コンパレータ20の出力は位相比較カウンタ
17にも与えられており、位相比較カウンタ17はこの
コンパレータ20からの出力を受けることによりそのカ
ウント動作を停止し、その時点におけるカウント値をホ
ールドする。従って、ローパスフィルタ8から出力され
るランプ電圧は、第2図(A)に示すように、リールサ
ーボへ移行する時点で固定される。
17にも与えられており、位相比較カウンタ17はこの
コンパレータ20からの出力を受けることによりそのカ
ウント動作を停止し、その時点におけるカウント値をホ
ールドする。従って、ローパスフィルタ8から出力され
るランプ電圧は、第2図(A)に示すように、リールサ
ーボへ移行する時点で固定される。
上記のようにして、リールサーボに移行した後は、リー
ルの基本的な加速は位相比較カウンタ17からのランプ
電圧によって行われ、このランプ電圧にローパスフィル
タ4からの速度エラー電圧が重畳されることにより基準
周期和からの誤差が打ち消されるようにフィードバック
制御される。
ルの基本的な加速は位相比較カウンタ17からのランプ
電圧によって行われ、このランプ電圧にローパスフィル
タ4からの速度エラー電圧が重畳されることにより基準
周期和からの誤差が打ち消されるようにフィードバック
制御される。
なお、前記した実施例はキャプスタンモータとリールモ
ータを別々に設けた場合を示したが、リールモータをキ
ャプスタンモータによって共用する場合には、第3図に
示したように、切換スイッチSW4,SW5の出力側を
共通接続し、キャプスタン側OPアンプ18に接続すれ
ば、OPアンプを共用することができる。
ータを別々に設けた場合を示したが、リールモータをキ
ャプスタンモータによって共用する場合には、第3図に
示したように、切換スイッチSW4,SW5の出力側を
共通接続し、キャプスタン側OPアンプ18に接続すれ
ば、OPアンプを共用することができる。
また、前記した実施例にあっては、ランプ電圧発生用ク
ロックパルスCK4を固定の周波数として説明したが、
リールモータドライブ回路のオフセット等の関係におい
て、実際にはランプ電圧のどの時点(電圧値)からリー
ルモータが回転を開始するか定かでない。従って、リー
ルモード設定時、リールが回転開始するまでに無駄な時
間が生じることがある。特に、クロックパルスCK4の
周波数を下げてランプ電圧の傾斜を緩やかに設定した場
合には動作の遅れが問題となる。そこで、第1図中に破
線で示すように、リールが回転したか否かをリール回転
検出器22によって検出し、リールの回転を検出するま
ではスイッチSW6をCK4′側に切り換え、本来の設
定周波数よりも高い周波数のクロックパルスCK4′を
位相比較カウンタ17に印加し、回転開始後に本来の設
定周波数のクロックパルスCK4を印加するようにして
もよい。これにより、ランプ電圧の傾斜が大きくなり、
リール回転開始までの無駄な時間を短縮することができ
る。
ロックパルスCK4を固定の周波数として説明したが、
リールモータドライブ回路のオフセット等の関係におい
て、実際にはランプ電圧のどの時点(電圧値)からリー
ルモータが回転を開始するか定かでない。従って、リー
ルモード設定時、リールが回転開始するまでに無駄な時
間が生じることがある。特に、クロックパルスCK4の
周波数を下げてランプ電圧の傾斜を緩やかに設定した場
合には動作の遅れが問題となる。そこで、第1図中に破
線で示すように、リールが回転したか否かをリール回転
検出器22によって検出し、リールの回転を検出するま
ではスイッチSW6をCK4′側に切り換え、本来の設
定周波数よりも高い周波数のクロックパルスCK4′を
位相比較カウンタ17に印加し、回転開始後に本来の設
定周波数のクロックパルスCK4を印加するようにして
もよい。これにより、ランプ電圧の傾斜が大きくなり、
リール回転開始までの無駄な時間を短縮することができ
る。
以上説明したように、本発明は、リールサーボ時に、キ
ャプスタンサーボ回路の速度サーボ回路と位相サーボ回
路のそれぞれをリールサーボ用の速度サーボ回路とリー
ルサーボ開始時のランプ電圧発生用回路として共用する
ようにしたので、それぞれのサーオ回路を独立に設ける
必要がなくなり、回路規模を削減でき、IC化も容易と
なる。従って、製造コストを低減することができ、この
種の記録再生装置を小型かつ安価に提供することができ
る。
ャプスタンサーボ回路の速度サーボ回路と位相サーボ回
路のそれぞれをリールサーボ用の速度サーボ回路とリー
ルサーボ開始時のランプ電圧発生用回路として共用する
ようにしたので、それぞれのサーオ回路を独立に設ける
必要がなくなり、回路規模を削減でき、IC化も容易と
なる。従って、製造コストを低減することができ、この
種の記録再生装置を小型かつ安価に提供することができ
る。
第1図は本発明の一実施例を示す回路図、 第2図は上記実施例におけるリールサーボ時の動作波形
図、 第3図は他の実施例の一部を示す回路図、 第4図は従来のキャプスタンサーボ回路の回路図、 第5図は従来のリールサーボ回路の回路図、 第6図は上記従来のリールサーボ回路における周期和計
測のタイミングチャートである。 1……FG分周器、3,7……パルス幅変調器、4,8
……ローパスフィルタ、16……速度比較カウンタ、1
7……位相比較カウンタ、20……コンパレータ、SW
1〜SW5……スイッチ。
図、 第3図は他の実施例の一部を示す回路図、 第4図は従来のキャプスタンサーボ回路の回路図、 第5図は従来のリールサーボ回路の回路図、 第6図は上記従来のリールサーボ回路における周期和計
測のタイミングチャートである。 1……FG分周器、3,7……パルス幅変調器、4,8
……ローパスフィルタ、16……速度比較カウンタ、1
7……位相比較カウンタ、20……コンパレータ、SW
1〜SW5……スイッチ。
Claims (1)
- 【請求項1】磁気ヘッドを有する回転ドラムによってテ
ープ上に記録されたデータを再生する記録再生装置であ
って、標準速再生時はキャプスタンサーボをかけると共
に、高速サーチ時はリールサーボをかけるように構成さ
れ、前記標準速再生時に用いられるキャプスタンサーボ
回路は速度サーボ回路と位相サーボ回路とからなる記録
再生装置のサーボ回路において、 リールサーボ時には、前記キャプスタンサーボ回路の速
度サーボ回路をリールサーボ用の速度サーボ回路として
使用し、かつ、前記キャプスタンサーボ回路の位相サー
ボ回路をリールサーボ開始時のランプ電圧発生用回路と
して使用することを特徴とする記録再生装置におけるサ
ーボ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62205038A JPH0636257B2 (ja) | 1987-08-20 | 1987-08-20 | 記録再生装置におけるサ−ボ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62205038A JPH0636257B2 (ja) | 1987-08-20 | 1987-08-20 | 記録再生装置におけるサ−ボ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6449152A JPS6449152A (en) | 1989-02-23 |
JPH0636257B2 true JPH0636257B2 (ja) | 1994-05-11 |
Family
ID=16500416
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62205038A Expired - Lifetime JPH0636257B2 (ja) | 1987-08-20 | 1987-08-20 | 記録再生装置におけるサ−ボ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0636257B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4058858B2 (ja) * | 1999-03-08 | 2008-03-12 | ヤマハ株式会社 | 運指情報生成方法、装置及び記録媒体 |
-
1987
- 1987-08-20 JP JP62205038A patent/JPH0636257B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS6449152A (en) | 1989-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4397011A (en) | Apparatus for reproducing disc record | |
US4481615A (en) | Motor controlling circuit of reproducing apparatus and method of controlling | |
US4647828A (en) | Servo system | |
US4605976A (en) | Recording and/or reproducing system for a 4-head type recording and/or reproducing apparatus | |
US4361856A (en) | Video tape recorder | |
JPS61267957A (ja) | 磁気テ−プ記録再生装置 | |
JPH0636257B2 (ja) | 記録再生装置におけるサ−ボ回路 | |
JPH0731869B2 (ja) | デイスク回転駆動装置 | |
US3654398A (en) | Device to keep a capstan in phase when switching modes | |
JP2734712B2 (ja) | キヤプスタンモータ速度制御装置 | |
JP2724703B2 (ja) | テープ移送装置におけるモータ制御装置 | |
JPH0576107B2 (ja) | ||
KR920009099B1 (ko) | 타코 펄스발생회로 | |
JPH03711B2 (ja) | ||
JP3543630B2 (ja) | ディジタル情報再生装置 | |
JP2597968B2 (ja) | 回転ヘツド型ビデオ信号再生装置 | |
US5777814A (en) | Apparatus for preventing picture fluctuation and correcting pulse in video cassette recorder | |
JP2589742B2 (ja) | 磁気記録再生装置 | |
JPS6350950A (ja) | テ−プレコ−ダ | |
SU1190403A1 (ru) | Устройство дл магнитной записи-воспроизведени цифровой информации | |
JP2616052B2 (ja) | 磁気記録再生装置 | |
JPH09161360A (ja) | テープ再生装置 | |
JPH0459699B2 (ja) | ||
JPS63113841A (ja) | 磁気テ−プの記録速度自動判別装置 | |
JPS6089851A (ja) | 磁気記録再生装置 |