KR930005817B1

KR930005817B1 - 브이씨알(vcr)의 수평주파수 보정회로

Info

Publication number: KR930005817B1
Application number: KR1019900023061A
Authority: KR
Inventors: 최창원
Original assignee: 주식회사 금성사; 이헌조
Priority date: 1990-12-31
Filing date: 1990-12-31
Publication date: 1993-06-25
Also published as: KR920013423A

Abstract

내용 없음.

Description

브이씨알(VCR)의 수평주파수 보정회로

제1도는 종래의 수평주파수 보정회로도.

제2도는 본 발명, 브이씨알의 수평주파수 보정회로의 블록 구성도.

제3도는 제2도의 상세회로도.

제4도는 제3도의 각부에 나타나는 파형도.

* 도면의 주요부분에 대한 부호의 설명

1,20 : 노이즈 마스크 회로 2 : 주파수 검출회로

3 : 엎/다운 카운터 4 : 4분주회로

5,50 : 샘플 앤드 홀드 회로 6,60 : D/A변환기

10 : 제어신호 발생부 30 : 클럭신호 제어부

40 : 8비트 카운터

본 발명은 브이씨알(VCR)의 수평주파수 보정회로에 관한 것으로, 특히 F/V변환기를 이용하여 높은 보정정도와 넒은 보정범위를 갖도록한 브이씨알의 수평주파수 보정회로에 관한 것이다.

일반적으로 사용되고 있는 종래의 수평주파수 보정회로는 제1도에 도시한 바와 같이 노이즈 마스크 회로(1)를 통해 입력되는 수평동기신호(V_h)를 주파수 검출회로(2)에 의해 그 빠르기를 판단하고 그에 따른 출력으로 업(up)/다운(down) 카운터(3)를 구동시키며 상기 노이즈 마스크 회로(1)를 통한 후 4분주회로(4)에 의해 분주되는상기 수평동기신호(V_h)에 따라 샘플 앤드 홀드(Sample and Hold) 회로(5)에서 상기 엎/다운 카운터(3)가 계수한 값을 샘플 및 홀드하여 D/A변환기(6)에서 아날로그 신호로 변환하도록 구성하였다.

상기와 같이 구성한 종래의 회로에 대하여 그 동작을 설명하면 다음과 같다.

노이즈 마스크 회로(1)를 통해 수평동기신호(V_h)를 제거하고 주파수 검출회로(2)에서 상기 수평동기신호(V_h)의 주파수가 빠른가 늦은가를 검출하여 빠를 경우에는 업/다운 카운터(3)의 엎 카운트 클럭을 하나 입력시키고 늦을때에는 다운 카운트 클럭을 하나 입력시켜서 상기 수평동기신호(V_h)의 주파수에 따라 엎 또는 다운 카운트를 한다. 이때 상기 업/다운 카운터(3)는 특정값을 로딩(loading)하고 있어서 상기 동기주파수의 빠르고 늦음에 따라 엎 또는 다운 카운트하여 4개의 수평동기신호(V_h)가 들어오고 난뒤에 그때까지 계수한 값을 샘플 앤드 홀드 회로(5)에서 홀드(Hold)하며 이 값은 다시 D/A변환기(6)에 가해져서 아날로그 신호로 변환이 되어 드럼모터(도면 미표시)의 속도를 제어하게 된다. 그런데 일반적으로 브이씨알 세트(VCR SET)는 포워드 서치(forward searcj)시에는 드럼(Drum)과 테이프 간의 상대속도가 작아지므로 수평주파수(fH)도 낮아지게 되며 이때에는 상기 수평동기신호(V_h)가 늦게 입력되어 엎/다운 카운터(3)는 다운 카운터(down count)하여 상기 D/A 변환기(6)의 직류출력 전압을 높여서 드럼모터의 회전속도를 빠르게 해주며 리버스 서치(Reverse Search)시에는 드럼과 테이프간의 상대속도가 커지므로 수평동기신호(V_h)의 주파수가 높아지게 된다. 이때에는 수평동기신호(V_h)의 주파수가 높아지게 된다. 이때에는 수평동기신호(V_h)가 빨리 입력되어 엎/다운 카운터(3)는 엎 카운트를 하여 D/A변환기(6)의 직류출력 전압을 낮추어서 드럼의 회전속도를 감소시키며 이에 따라 브이씨알의 재생시 수평주파수(fH)가 일정하게 유지된다.

그러나 상기와 같은 방식으로 수평주파수를 보정할 경우 주파수 검출회로(2)가 수평동기신호(V_h)의 빠르고 늦음밖에 검출할 수 없으므로 정량적인 검출이 어려워서 수평주파수(fH)의 보정정도가 낮아질 뿐만 아니라 브이씨알을 높은 배속으로 재생할 때에는 수평주파수(fH)의 변화량이 크기 때문에 보정에는 한계가 있어 보정범위가 매우 좁아지게 된다.

따라서 본 발명은 상기와 같은 종래회로의 결합을 감안하여 수평동기신호가 입력될 때부터 외부 클럭에 의해 카운터를 계수시킨다음 일정기간에 대한 상기 카운터의 계수값을 아날로그 신호로 변환하여 드럼모터의 속도가 제어되도록 창안한 것으로 이를 상세히 설명하면 다음과 같다.

제2도는 본 발명의 블록구성으로 이에 도시한 바와같이 제어신호 발생부(10)의 제어신호에 따라 수평동기회로(V_h)를 인가받는 노이즈 마스크 회로(20)와, 플립플롭(FF3,FF4), 반전기(I1,I3,I4), 낸드게이트(ND1,ND2) 및 분주회로(31)로 구성되어 상기 노이즈 마스크 회로(20)의 제어신호에 따라 클럭신호를 발생하는 클럭신호 제어부(30)와, 상기 클럭신호 제어부(30)로부터 제어신호가 인가될 때 8비트 카운터(40)의 출력을 샘플하는 샘플 앤드 홀드 회로(50)와, 상기 샘플 앤드 홀드 회로(50)의 디지탈 신호를 아날로그 신호로 변환하여 드럼모터(도면 미표시)를 구동시키는 D/A변환기(60)와, 상기 8비트 카운터(40)가 일정값을 계수할 때 상기 노이즈 마스크 회로(20)를 디스에이블(disable)시키는 노이즈 마스크 제어회로(70)로 구성된다.

한편 제3도는 상기의 블록구성에 대한 상세 회로도로서 이에 도시한 바와 같이 노이즈 마스크 회로(20)는 노아게이트(NR1,NR2)로 구성된 플립플롭의 출력으로 수평 동기신호(V_h)를 클럭 입력으로 하는 플립플롭(FF1)을 리세트시키며 클럭신호 제어부(70)는 상기 노이즈 마스크 회로(20)의 출력을 분주시킨 다음 플립플롭(FF3,FF4)을 통해 샘플 앤드 홀드 회로(50)에 클럭신호를 입력하고 낸드게이트(ND2)를 인에이블시켜서 외부 클럭(CK)에 따라 플립플롭(FF5-FF12)으로 구성된 8비트 카운터(40)가 계수를 수행하게 한다. 또한 노이즈 마스크 제어회로(70)는 상기 8비트 카운터(40)가 특정값을 계수할 때 발생되는 제어신호를 인가받아서 상기 노이즈 마스크 회로(20)를 디스에이블(Disable)시키도록 구성한다.

상기와 같이 구성한 본 발명에 대하여 그 동작 및 작용효과를 상세히 설명하면 다음과 같다.

즉, 수평동기신호(V_h)가 들어어고 나서 2.5MHz의 클럭이 65카운트 흐에 제어신호 발생부(10)가 노이즈 마스크 회로(20)의 노아게이트(NR1)에 하이의 신호를 인가하면 상기 노아게이트(NR1)는 로우를 출력하여 (제4a,b도) 플립플롭(FF1)의 리세트를 해제시키며 이에 따라 상기 플립플롭(FF1)은 인에이블되고 또한 노아게이트(NR2)가 하이를 출력함에 따라 낸드 게이트(ND2)가 인에이블되어 10㎒의 외부클럭(CK)(제4f도)에 따라 8비트 카운터(40)는 계수를 시작한다(제4e도). 이때 수평동기신호(V_h)(제4g도)가 노이즈 마스크 회로(20)의 플립플롭(FF1)에 클럭펄스를 인가하면 상기 플립플롭(FF1)은 하이의 신호를 출력하여 분주회로(31)을 통해 플립플롭(FF3, FF4)을 구성시키며 이에 따라 샘플 앤드 홀드 회로(50)는 상기 8비트 카운터(40)가 그때까지 계수한 값을 샘플(Sample)하고 이를 일정시간 동안 유지시키며 이때 D/A변환기(60)는 상기 샘플 앤드 홀드 회로(50)가 홀드한 디지탈 데이타를 아날로그 신호로 바꾸어 드럼모터(도면 미표시)의 속도를 제어한다.

즉, 상기의 동작은 노이즈 마스크 회로(20)가 수평동기신호(V_h)에 대하여 일정간격으로 인에이블되어 상기 수평동기신호(V_h)가 입력될 수 있게하며 상기 노이즈 마스크 회로(20)가 인에이블되어 있는 기간에만 8비트 카운터(40)가 카운트를 시작하여 수평동기신호(V_h)가 입력되는 순간의 계수값을 홀드하고 이를 아날로그 신호로 바꾸어 드럼모터를 제어하게 되는데 만일 수평동기신호(V_h)의 주파수가 높아져서 수평동기회로(V_h)가 빨리 들어오면 8비트 카운터(40)가 정상시보다 적은 값을 카운트했을 때 샘플 앤드 홀드 회로(50)가 그 값을 홀드(Hold)하고 D/A변환기(60)에서 아날로그 신호로 변환하는데 (제4h도) 이때 변환된 직류전압은 정상치보다 낮으므로 드럼모터의 회전속도가 낮아져서 정상의 수평주파수(fH)를 유지하게 해주며 만일 상기와는 반대로 수평동기신호(V_h)의 주파수가 낮아져서 수평동기신호(V_h)가 늦게 입력되면 8비트 카운터(40)가 정상시보다 큰 값을 카운트하였을 때의 값이 샘플 앤드 홀드 회로(50)에 의해 홀드되어 D/A변환기(60)에서 직류전압으로 변환되며 이때 변환된 직류전압은 정상치보다 높으므로 드럼모터의 회저속도가 증가하여 브이씨알의 재생시 수평주파수(fH)가 일정하게 유지되도록 한다.

한편, 수평동기신호(V_h)가 입력될때마다 상기와 같은 드럼모터의 속도제어가 수행되도록 하기 위하여 8비트 카운터(40)가 256을 카운트하면 제어신호(제4d도)가 노이즈 마스크 제어회로(70)에 인가되어 플립플롭(FF2)의 출력을 로우로 만들며 이에 따라 노아게이트(NR1)의 출력이 하이가 되어 플립플롭(FF1)을 리세트 시킴에 따라 노이즈 마스크 회로(20)는 디스에이블된다.

이상에서와 같이 본 발명은 제어신호 발생부로부터 제어신호가 인가되면 특정주파수의 클럭으로 8비트 카운터를 구동시키고 수평동기 신호가 인가될 때 그때까지 상기 8비트 카운터가 계수한 값을 아날로그 신호로 변환하여 드럼모터의 속도를 제어함으로서 수평동기신호의 주파수에 반비례하는 상기 8비트 카운터의 계수값을 정확히 구하고 그에 따른 제어를 수행하여 브이씨알(VCR)의 재생시 수평주파수에 대한 보정정도 및 보정범위를 향상시킬 수 있는 효과를 창출한다.

Claims

제어신호 발생부(10)로부터 제어신호가 인가될 때에 수평동기신호(V_h)의 펄스신호에 따라 외부에 클럭신호 출력하는 노이즈 마스크 회로(20)와, 상기 노이즈 마스크 회로(20)로부터 인에이블(Enable) 신호가 인가될 때 외부의 클럭신호(CK)에 동기되는 신호를 발생시키는 클럭신호 제어부(30)와, 상기 클럭신호 제어부(30)로부터의 클럭신호에 따라 계수를 시작하여 일정한 값("256")에 이르렀을 때 외부에 제어신호를 가하며 상기 제어신호 발생부(10)의 카운터(도면 미표시)가 일정한 값("43")을 계수하였을 때 클리어 되는 8비트 카운터(40)와, 상기 8비트 카운터(40)로부터 제어신호가 인가될때 상기 노이즈 마스크 회로(20)를 디스에이블(Disable)시켜서 수평동기신호(V_h)에 따른 상기 8비트 카운터(40)의 출력변화를 방지하는 노이즈 마스크 제어회로(70)와, 상기 제어신호 발생부(10)로부터 클럭신호가 인가될때 상기 8비트 카운터(40)가 계수한 값을 샘플한 다음 일정시간동안 그 값을 유지하는 샘플 앤드 홀드회로(50)와, 상기 샘플 앤드 홀드 회로(50)의 디지탈 출력을 아날로그 신호로 변환시켜서 수평동기신호(V_h)의 빠르기에 따라 모터의 속도를 조절하여 수평주파수(fH)의 보정 정도를 향상시키는 D/A 변환기(60)를 포함하여 구성한 것을 특징으로 하는 브이씨알(VCR)의 수평주파수 보정회로.