JPS5856108A - 制御ル−プの基準信号発生装置 - Google Patents
制御ル−プの基準信号発生装置Info
- Publication number
- JPS5856108A JPS5856108A JP56155153A JP15515381A JPS5856108A JP S5856108 A JPS5856108 A JP S5856108A JP 56155153 A JP56155153 A JP 56155153A JP 15515381 A JP15515381 A JP 15515381A JP S5856108 A JPS5856108 A JP S5856108A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- period
- reference signal
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05D—SYSTEMS FOR CONTROLLING OR REGULATING NON-ELECTRIC VARIABLES
- G05D13/00—Control of linear speed; Control of angular speed; Control of acceleration or deceleration, e.g. of a prime mover
- G05D13/62—Control of linear speed; Control of angular speed; Control of acceleration or deceleration, e.g. of a prime mover characterised by the use of electric means, e.g. use of a tachometric dynamo, use of a transducer converting an electric value into a displacement
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Control Of Velocity Or Acceleration (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は制御ループの基準信号発生装置に関し、たと
えばＶデオテーデレコー〆（以下ＶＴＲと称する）Ｏす
−が装置に用いて好適するものである。
えばＶデオテーデレコー〆（以下ＶＴＲと称する）Ｏす
−が装置に用いて好適するものである。
一般にＶＴＲにおいては、回転Ｖデオへ、ドを用いたヘ
リカルス中ヤン方式による記録、再生が行なわれている
拳テーゾ送シは、キャプスタンモータによって得られ、
−記録、再生を得る回転ビデオへ、ドの回転祉、回転へ
、ｒ４−タによりて得られる。とこで、中ヤデスタン七
−タ、回転ヘッＰ４−タに対しては、それぞれチーが装
置が設けられている。
リカルス中ヤン方式による記録、再生が行なわれている
拳テーゾ送シは、キャプスタンモータによって得られ、
−記録、再生を得る回転ビデオへ、ドの回転祉、回転へ
、ｒ４−タによりて得られる。とこで、中ヤデスタン七
−タ、回転ヘッＰ４−タに対しては、それぞれチーが装
置が設けられている。
上記のようなチーが装置において、例えば回転へ、ドモ
ータに対するチーが装置について考える１回転へ、ドモ
ータは、ＶＴＲの記録モード。
ータに対するチーが装置について考える１回転へ、ドモ
ータは、ＶＴＲの記録モード。
再生モード共に、常に一定の回転周波数で回転されるの
が通常である。とれは、チーが装置を形成している周波
数制御ルーｆ（いわゆるＡＦＣルーフ”）Ｋよってコン
トロールされている。すらに、上記回転へ、ドモータは
、ＶＴＲの記録モード、再生モード共に、常に位相制御
される。
が通常である。とれは、チーが装置を形成している周波
数制御ルーｆ（いわゆるＡＦＣルーフ”）Ｋよってコン
トロールされている。すらに、上記回転へ、ドモータは
、ＶＴＲの記録モード、再生モード共に、常に位相制御
される。
との位相制御は、いわゆるＡＰＣルールーよって行なわ
れている。
れている。
上記ＡＦＣループにおいては、回転へラドモータの回転
周波数検出パルスが利用されている・回転周波数検出−
帯ルスとしては、例えば回転へッＰモータに関連して回
転する永久磁石が、固定位置に設けられた磁気へ、ドの
位置に硼）来たときに得られる・ヤルスが用いられる。
周波数検出パルスが利用されている・回転周波数検出−
帯ルスとしては、例えば回転へッＰモータに関連して回
転する永久磁石が、固定位置に設けられた磁気へ、ドの
位置に硼）来たときに得られる・ヤルスが用いられる。
ＡＦＣループにおいては、前記回転周波数検出パルス
の・母ルス間隔を測定している。パルス間隔（Ｄ ＩＩ
Ｉ 定結果は、最終的には、モータドライブ回路に加え
る直流制御電圧として現わこれ、この電圧が目標値のと
きは安定した回転が得られていることになる。
の・母ルス間隔を測定している。パルス間隔（Ｄ ＩＩ
Ｉ 定結果は、最終的には、モータドライブ回路に加え
る直流制御電圧として現わこれ、この電圧が目標値のと
きは安定した回転が得られていることになる。
次にＡＰＣループについて説明する。ＡＰＣルールーあ
りては、ＶＴＲ記碌令−ド時には、記録中のビデオ信号
の垂直同期信号の位相と、回′転ビデオヘプトの切換え
タイζフグをあられすスイ、テンダ信号との位相関係を
監視し、テープ上の斜めのトラ、りに１フイールドずつ
配置されるようにしている。
りては、ＶＴＲ記碌令−ド時には、記録中のビデオ信号
の垂直同期信号の位相と、回′転ビデオヘプトの切換え
タイζフグをあられすスイ、テンダ信号との位相関係を
監視し、テープ上の斜めのトラ、りに１フイールドずつ
配置されるようにしている。
通常上記へ、ドスイ、テｙグ信号と位相比較される信号
は、基準信号と称せられ、この基準信号は、勅記垂直同
期信号（ＣＣ１１１５０Ｈｚ、 ＮＴ８０６０）１瓢）
の１／２分周信号である。一方、とのＡＰＣルーツにお
いては、ＶＴＲ再生モードにありては、再生ビデオ信号
から分離した垂直同期信号を１／２分周したものを基準
信号として用い、これと比較させる信号は、ヘッドスイ
ッチング信号としている。
は、基準信号と称せられ、この基準信号は、勅記垂直同
期信号（ＣＣ１１１５０Ｈｚ、 ＮＴ８０６０）１瓢）
の１／２分周信号である。一方、とのＡＰＣルーツにお
いては、ＶＴＲ再生モードにありては、再生ビデオ信号
から分離した垂直同期信号を１／２分周したものを基準
信号として用い、これと比較させる信号は、ヘッドスイ
ッチング信号としている。
先のＶＴＲ記録螢−ドにかいて、垂直同期信号を１／２
分網した信号つ″ｔｂ基準信号は、テープ上ニコントク
ールへ、 Ｉ’を介Ｌ”ｔ”コントロール・々ルスとし
ても記録されている。このコントロールパルスは、ＶＴ
Ｒ再生そ−ド時には、キャプスタンモータに対するＡＰ
Ｃループの基準信号あるいは目標位相信号として用いら
れる。このことは、記録そ−ド時における回転ビデオへ
、ドの記録トラ、り形成位置は；ントロールイルス記録
位置におきかえられているので、再生コントロール・臂
ルスの位相に合わせたテープ送シを得ることによって、
回転Ｃデオヘ、ドが記録トラ、り上をトラ、キングする
場合、そのトラ。
分網した信号つ″ｔｂ基準信号は、テープ上ニコントク
ールへ、 Ｉ’を介Ｌ”ｔ”コントロール・々ルスとし
ても記録されている。このコントロールパルスは、ＶＴ
Ｒ再生そ−ド時には、キャプスタンモータに対するＡＰ
Ｃループの基準信号あるいは目標位相信号として用いら
れる。このことは、記録そ−ド時における回転ビデオへ
、ドの記録トラ、り形成位置は；ントロールイルス記録
位置におきかえられているので、再生コントロール・臂
ルスの位相に合わせたテープ送シを得ることによって、
回転Ｃデオヘ、ドが記録トラ、り上をトラ、キングする
場合、そのトラ。
キング位相を記録時と同じように再現させることになる
。
。
しかしながら、上記したように垂直同期信号の１／２分
周出力を基準信号とした場合、受像機側で局を切換えた
時とか、弱電界時郷に位相が大きくずれたシ、欠落した
シすることかあると、特に再生モード時にチーが動作が
乱れることがある。Ｉ￥１に大きな乱れを生じるのは、
垂直同期信号が欠除した場合であシ、このときは、コン
トロールパルスが無記録となりているため、再生時に位
相ループが乱され異常なテープ走行が発生することがあ
る・ この発明は上記の事情に対処すべくなされた４ので、再
生時のす−が乱れのｌＩ！ＩＫ大きな原因となりている
垂直同期信号の欠除に対して、補正信号をつ〈〉、局の
切換え等にょる記録時の変動を、再生時のチー−動作の
乱れとならないようにし得る制御ループの基準信号発生
装置を提供することを目的とする。
周出力を基準信号とした場合、受像機側で局を切換えた
時とか、弱電界時郷に位相が大きくずれたシ、欠落した
シすることかあると、特に再生モード時にチーが動作が
乱れることがある。Ｉ￥１に大きな乱れを生じるのは、
垂直同期信号が欠除した場合であシ、このときは、コン
トロールパルスが無記録となりているため、再生時に位
相ループが乱され異常なテープ走行が発生することがあ
る・ この発明は上記の事情に対処すべくなされた４ので、再
生時のす−が乱れのｌＩ！ＩＫ大きな原因となりている
垂直同期信号の欠除に対して、補正信号をつ〈〉、局の
切換え等にょる記録時の変動を、再生時のチー−動作の
乱れとならないようにし得る制御ループの基準信号発生
装置を提供することを目的とする。
以下この発明の実施例を図面を参照して説明する。
第１図は、この発明の一実施例で、１１は、デジタル発
振器であ〕、入力端子１２から加えられるり四ツクΔル
スによって駆動される。このデジタル発振器１ノは、！
リセッ信号号Ｍ １ ｅ Ｍ ｊ ＊ Ｍ Ｊによりて
、その発生ΔルスＺＳＯ周期を可変することができる。
振器であ〕、入力端子１２から加えられるり四ツクΔル
スによって駆動される。このデジタル発振器１ノは、！
リセッ信号号Ｍ １ ｅ Ｍ ｊ ＊ Ｍ Ｊによりて
、その発生ΔルスＺＳＯ周期を可変することができる。
このデジタル発振器１１は、！リセ、タブルカウンタＱ
Ｏ−ＱＪｊと、最終段カウンタ。１５の出力を転送する
アリ、グｙｃｓ、ｆ回路。１ ｇｔＱ１２、ナンド回路
０７と、カウンタ。０〜Ｑ１６にロードパルスを与える
ナンド回路Ｇ２、フリｙｆフロ、デ回路Ｑ ｓ ｓ ｅ
Ｑ Ｊ Ｇ等によって構成されている。今、インバー
タＧｌｌに正の／ぐルスが入力すると、これがナンド回
路ＧＪ。
Ｏ−ＱＪｊと、最終段カウンタ。１５の出力を転送する
アリ、グｙｃｓ、ｆ回路。１ ｇｔＱ１２、ナンド回路
０７と、カウンタ。０〜Ｑ１６にロードパルスを与える
ナンド回路Ｇ２、フリｙｆフロ、デ回路Ｑ ｓ ｓ ｅ
Ｑ Ｊ Ｇ等によって構成されている。今、インバー
タＧｌｌに正の／ぐルスが入力すると、これがナンド回
路ＧＪ。
ツリ、プフロ、プ回路ＱＪＢ、Ｑ１９を介してロードパ
ルス１１′″として導出される。とれによって、カウン
タＱＯ〜ＱＩＩＩＩＣは、現在指定されている定数がプ
リセットされる。（−譬、ファ回路Ｊ４．１１．１６の
出力のうち何れか１つがハイレベル）そして、最終段の
カウンタＱｌｌからは、プリセットされた定数に応じた
周期の／４ルスが発生し、これが再びロードパルスとし
て用いられるため発振動作を行なう、このデジタル発振
器１１の出力は、ナンド回路ＧＪ、インパー夕ＧＩＯを
介して導出される。
ルス１１′″として導出される。とれによって、カウン
タＱＯ〜ＱＩＩＩＩＣは、現在指定されている定数がプ
リセットされる。（−譬、ファ回路Ｊ４．１１．１６の
出力のうち何れか１つがハイレベル）そして、最終段の
カウンタＱｌｌからは、プリセットされた定数に応じた
周期の／４ルスが発生し、これが再びロードパルスとし
て用いられるため発振動作を行なう、このデジタル発振
器１１の出力は、ナンド回路ＧＪ、インパー夕ＧＩＯを
介して導出される。
次に、フリ、デフロ、ｆ回路Ｑｊｊ・Ｑ ｊ Ｊ。
Ｑ１０及びナンド回路ＧＪ、Ｇ１５、インバータＧ ｒ
ｏ４Ｉは、シーケン？−１１を構成している。
ｏ４Ｉは、シーケン？−１１を構成している。
このシーケンｔ−ＪＦは、ナンド回路Ｇ５からのノ々ル
スの有無によって、アリ、デフロ、プ回路ＱｊＪ＝ＱＪ
Ｊ＊Ｑｊ４の出力状態が切換わる４ので、各フリッｆ７
０．ｆ回路Ｑ２２゜Ｑｌｌ＠ＱＩ４の出力Ｑは、それぞ
れ／脅ツファ回路１４．ＩＩｒ、１−を介して導出され
これが先のカウンタＱａ−ＱＪｊに対する定数指定信号
となる。
スの有無によって、アリ、デフロ、プ回路ＱｊＪ＝ＱＪ
Ｊ＊Ｑｊ４の出力状態が切換わる４ので、各フリッｆ７
０．ｆ回路Ｑ２２゜Ｑｌｌ＠ＱＩ４の出力Ｑは、それぞ
れ／脅ツファ回路１４．ＩＩｒ、１−を介して導出され
これが先のカウンタＱａ−ＱＪｊに対する定数指定信号
となる。
次に、アリ、プッａッグ回路Ｑｌ（ａＱＩＪ、ナンド回
路０４、ナンド回路Ｇｊおよびこのナンド回路ＧｊＯ出
力が加えられるインーーーＧｌｌは、入力する垂直同期
信号Ｖをクロ、りパルスで同期化し、Ｖ−タンス動作を
初期化する。
路０４、ナンド回路Ｇｊおよびこのナンド回路ＧｊＯ出
力が加えられるインーーーＧｌｌは、入力する垂直同期
信号Ｖをクロ、りパルスで同期化し、Ｖ−タンス動作を
初期化する。
また、ナンド回路ＯＦ、インバータＧ＃、ナンード回路
Ｇ１は、発振＠ＸＸの出力パルスあるいは、ｒ−ト回路
０１かもの出力パルスをと〕だし１フリｔノフロｙ ｆ
ＩＩ略Ｑ１８に加えゐ４のである・ さらにフリ、プフロ、グ回路Ｑｊ＃、ＱＪＯ。
Ｇ１は、発振＠ＸＸの出力パルスあるいは、ｒ−ト回路
０１かもの出力パルスをと〕だし１フリｔノフロｙ ｆ
ＩＩ略Ｑ１８に加えゐ４のである・ さらにフリ、プフロ、グ回路Ｑｊ＃、ＱＪＯ。
Ｇ３ノは、垂直同期信号が連続して４個以上来なか９た
ことを検出するカウンタ回路１Ｂであシ、ナンド回路Ｇ
５の出力がそれぞれクリア端子に加えられている。フリ
、ｆフロ、ｆ回路ＱｘＲは、ナンド回路Ｇ８の出力パル
スを１／２に分周して基準信号どして出力する。
ことを検出するカウンタ回路１Ｂであシ、ナンド回路Ｇ
５の出力がそれぞれクリア端子に加えられている。フリ
、ｆフロ、ｆ回路ＱｘＲは、ナンド回路Ｇ８の出力パル
スを１／２に分周して基準信号どして出力する。
この発明の一実施例は、上記の如く構成されるもので、
次に第２図に示すタイムチャートを参照して説明する。
次に第２図に示すタイムチャートを参照して説明する。
今、アリ、ｆフロ、７＃回路Ｑｚｏのデータ入力端子Ｄ
Ｆｃ垂直同期信号が入力したとする・このとき、アリ、
デフロッグ回路Ｑ２Ｊの出力Ｑ、Ｑは（０，１）、アリ
、ｆフロ、デ回路Ｑ２３の出力Ｑ、Ｑは（１・０）、フ
リＶデフロッノ回路Ｑｊ４の出力Ｑ、Ｑは（０，１）で
ある。したがって、ナンド回路０１の出力は、ｒ ｓ
Ｊ、アリ、デフロヅデ回路Ｑ２！５の出力Ｑは「１」と
なっている、（この−イ（ンダは、タイムチャートのｔ
ｘ ）％垂直同期信号Ｖはクロック／４ルスＣＫＫ”
同期化されて垂直向期ΔルスＶ としてナンド回路Ｇ４
゜Ｇ５を介して出力される。ナンド回路Ｇ５の出力はイ
ンパー夕０９、ナンド回路Ｇ８を介してフリッグ７ａツ
ブ回路ｑｘａに供給され、そのＱ端子よシ基準信号とし
て出力される。壕喪ナンド回路Ｇ５の出力によって、７
リツプフａ。
Ｆｃ垂直同期信号が入力したとする・このとき、アリ、
デフロッグ回路Ｑ２Ｊの出力Ｑ、Ｑは（０，１）、アリ
、ｆフロ、デ回路Ｑ２３の出力Ｑ、Ｑは（１・０）、フ
リＶデフロッノ回路Ｑｊ４の出力Ｑ、Ｑは（０，１）で
ある。したがって、ナンド回路０１の出力は、ｒ ｓ
Ｊ、アリ、デフロヅデ回路Ｑ２！５の出力Ｑは「１」と
なっている、（この−イ（ンダは、タイムチャートのｔ
ｘ ）％垂直同期信号Ｖはクロック／４ルスＣＫＫ”
同期化されて垂直向期ΔルスＶ としてナンド回路Ｇ４
゜Ｇ５を介して出力される。ナンド回路Ｇ５の出力はイ
ンパー夕０９、ナンド回路Ｇ８を介してフリッグ７ａツ
ブ回路ｑｘａに供給され、そのＱ端子よシ基準信号とし
て出力される。壕喪ナンド回路Ｇ５の出力によって、７
リツプフａ。
プ回路Ｑｌｌは、プリセットされ、ツリ、ゾフロ、デ回
路ＱｊＪｅＱｊ４．Ｑ！１９＊Ｑ１ｔＯ。
路ＱｊＪｅＱｊ４．Ｑ！１９＊Ｑ１ｔＯ。
Ｇ８１はクリアされる。を九、働直同期ノヤルスＶ、ハ
、（ンΔ−−Ｇｌｌを介してロードパルスを発生するた
めのナンド回路Ｇ２フリ、プフロシプ回路ＱＪ＃、ＱＪ
＃に導かれ、その出力が発振器ＪＩＩＣ供給される。ヒ
のとき、発振器Ｊ１は、定数Ｍ１が設定される。？：、
れは、ツリ、ｆ）ａ、ｆ回路Ｑｌｌがプリセットされて
出力Ｑ、Ｑ−（１，０）になってい為からである。
、（ンΔ−−Ｇｌｌを介してロードパルスを発生するた
めのナンド回路Ｇ２フリ、プフロシプ回路ＱＪ＃、ＱＪ
＃に導かれ、その出力が発振器ＪＩＩＣ供給される。ヒ
のとき、発振器Ｊ１は、定数Ｍ１が設定される。？：、
れは、ツリ、ｆ）ａ、ｆ回路Ｑｌｌがプリセットされて
出力Ｑ、Ｑ−（１，０）になってい為からである。
仁の状態は、発振＠ＺＸがプリセットされてから最初０
発振出力パルス（ｄＰヤリ−）が得られる壕で続く、仁
のとき、発振器１１は、定数Ｍ７によって、周期〒１が
設定されるもので、この周期Ｔ１は、垂直同期信号の周
期よシも小さく、垂直同期信号の周期の３／４程度に設
定されている。この期間Ｔｌは、プリセットされたプリ
ップフロッグ回路ＱＪＪのＱ出力によってフリ、グフロ
、プ回路Ｑ２５の出力Ｑが″０”となっておシ、ナンド
回路Ｇ４が非゛導通とされるので、入力が禁止された状
態である０次にデジタル発振器１１から発振出力パルス
があると、これが７リツプフロツグＱｘ６．Ｑｌｌ、ナ
ンド回路Ｇ１を介して導出され、ナンド回路０２に加え
られる・したがってプリップフロッグ回路ＱＪＩ１．Ｑ
１９を介してロートノ辛ルスが出力される。？：、のと
きナンド回路Ｇ１の出力はさらにインバー−ＱＩＯを介
してフリ、ｆフロラフ回路Ｑ２２ 、Ｑｌｌ、Ｑ１４．
Ｑｌｌｌ、ＱＩＯ。
発振出力パルス（ｄＰヤリ−）が得られる壕で続く、仁
のとき、発振器１１は、定数Ｍ７によって、周期〒１が
設定されるもので、この周期Ｔ１は、垂直同期信号の周
期よシも小さく、垂直同期信号の周期の３／４程度に設
定されている。この期間Ｔｌは、プリセットされたプリ
ップフロッグ回路ＱＪＪのＱ出力によってフリ、グフロ
、プ回路Ｑ２５の出力Ｑが″０”となっておシ、ナンド
回路Ｇ４が非゛導通とされるので、入力が禁止された状
態である０次にデジタル発振器１１から発振出力パルス
があると、これが７リツプフロツグＱｘ６．Ｑｌｌ、ナ
ンド回路Ｇ１を介して導出され、ナンド回路０２に加え
られる・したがってプリップフロッグ回路ＱＪＩ１．Ｑ
１９を介してロートノ辛ルスが出力される。？：、のと
きナンド回路Ｇ１の出力はさらにインバー−ＱＩＯを介
してフリ、ｆフロラフ回路Ｑ２２ 、Ｑｌｌ、Ｑ１４．
Ｑｌｌｌ、ＱＩＯ。
Ｑｌｌにそのクロ、クパルスとして供給されるため、フ
リ、グフロ、グ回路Ｑ２２の出力Ｑ。
リ、グフロ、グ回路Ｑ２２の出力Ｑ。
Ｑは（０，１）、フリ、プフロ、デ回路Ｑｊｊの出力Ｑ
、Ｑは（１，０）となる。（タイミングｔ１ ）なおプ
リップフロッグ回路Ｑｊ４の出力Ｑ、Ｑは（０，１）の
１１である。したがってデジタル発振器１ノには定数Ｍ
２がグリセ。
、Ｑは（１，０）となる。（タイミングｔ１ ）なおプ
リップフロッグ回路Ｑｊ４の出力Ｑ、Ｑは（０，１）の
１１である。したがってデジタル発振器１ノには定数Ｍ
２がグリセ。
トされ、クロ、りをカウントするが、ことで、すぐに、
次の垂直同期信号が入力すれば（タイミングｉｓ ）
先と同じような動作を繰シがえずことになる。
次の垂直同期信号が入力すれば（タイミングｉｓ ）
先と同じような動作を繰シがえずことになる。
しかし、第２図のタイ（ンダｔ４で示すように、垂直同
期信号が入力しなかった場合は、発振器１１は、そのま
壕、自走するととｋなる。
期信号が入力しなかった場合は、発振器１１は、そのま
壕、自走するととｋなる。
このとき定数Ｍｊが指定されているためナンド回路ＧＪ
、インパー夕ＧｊＯからは、周期ＴＪによるタイミング
で出力パルスが得られることになる・（タイミングＳｓ
）とのパルス・１が得られると、ツリ、デフａ、ｆ回
路Ｑｊｊの出力Ｑ、Ｑは（０，１）の１１で、ツリツブ
フロ、７”１ｉＧ１１１ＱＪＪＤ出カＱ、Ｑは（０，１
）に、フ１７ 、 ｆフロ、プ回路ＱＩ４の出力Ｑ、Ｑ
は（１，０）となる、ヒ０結果、発振ＩＩＪＪに定数Ｍ
３がａ−ドされるととになシ、次に発振器１ノは、周期
ＴＩでパルスを発生することになる。
、インパー夕ＧｊＯからは、周期ＴＪによるタイミング
で出力パルスが得られることになる・（タイミングＳｓ
）とのパルス・１が得られると、ツリ、デフａ、ｆ回
路Ｑｊｊの出力Ｑ、Ｑは（０，１）の１１で、ツリツブ
フロ、７”１ｉＧ１１１ＱＪＪＤ出カＱ、Ｑは（０，１
）に、フ１７ 、 ｆフロ、プ回路ＱＩ４の出力Ｑ、Ｑ
は（１，０）となる、ヒ０結果、発振ＩＩＪＪに定数Ｍ
３がａ−ドされるととになシ、次に発振器１ノは、周期
ＴＩでパルスを発生することになる。
このとき、ナンド回路Ｇ１は、フリ、プフロ、″）Ｓ回
路Ｑｊ１４の出力Ｑが′″１“であるため、ＭＩＸＩＪ
ＩＴＪで得られるパルスを導通可能である。
路Ｑｊ１４の出力Ｑが′″１“であるため、ＭＩＸＩＪ
ＩＴＪで得られるパルスを導通可能である。
周期Ｔ３は、Ｔ３＜４Ｍ１ｒ２に設定されておシ、垂直
同期信号の周期と同じに設定されている。また、このよ
うな状態になると、フリ、デフＣ１ｙグ回路Ｑ１９ｅＱ
３０．Ｑ８１は、クリアノ々ルスが無いために、ツリ、
ｆフロ、！回路ＱＩ４の出力Ｑの＠１”をデータとして
、発振パルスによって駆動され、該入力データの転送を
開始する。そして、４個の発振パルスが入力すると、出
力端子２０からコントロール／４ルスの記録禁止信号兼
画像ζ、−ト信号を出力する。
同期信号の周期と同じに設定されている。また、このよ
うな状態になると、フリ、デフＣ１ｙグ回路Ｑ１９ｅＱ
３０．Ｑ８１は、クリアノ々ルスが無いために、ツリ、
ｆフロ、！回路ＱＩ４の出力Ｑの＠１”をデータとして
、発振パルスによって駆動され、該入力データの転送を
開始する。そして、４個の発振パルスが入力すると、出
力端子２０からコントロール／４ルスの記録禁止信号兼
画像ζ、−ト信号を出力する。
（第２図（ｈ））
上記のように、垂直同期信号が無くても、ナンド回路ａ
ＳＳからは、安定した画直同期ノヤルス（第２図０））
が得られることになる。
ＳＳからは、安定した画直同期ノヤルス（第２図０））
が得られることになる。
なお、垂直同期信号が無くなって、ある時間経過後に再
び垂直同期信号が入力すれば、タイミンダｔｔｓｔ雪で
説明したように、再びこの信号に同期した動作を得るよ
うＫなる。
び垂直同期信号が入力すれば、タイミンダｔｔｓｔ雪で
説明したように、再びこの信号に同期した動作を得るよ
うＫなる。
第２図において同図（ａ）は垂直同期パルスＶ 、同図
（ｂ）は７リツグフロツデ回路ＱＪｊの出力。・同図（
、）はツリ、ブック、ｆ回路Ｑｌｌ（Ｑ出力９１同図（
荀紘フリ、ｆｙｕ、！回路ＱＩ４Ｃ）出力Ｑ、同図（・
）はインバータＧｌＯの出力、同図（ｆ）はナンド回路
Ｇ５の出力、同図（−は、ナンド回路Ｇ１の出力、同図
（ｌｉ）は７すｖ ’ ７ Ｈｙ ｆ 回１ｌｌＱＪＪ
出力Ｑ１同図（１）はナンド回路Ｇ８の出力である。
（ｂ）は７リツグフロツデ回路ＱＪｊの出力。・同図（
、）はツリ、ブック、ｆ回路Ｑｌｌ（Ｑ出力９１同図（
荀紘フリ、ｆｙｕ、！回路ＱＩ４Ｃ）出力Ｑ、同図（・
）はインバータＧｌＯの出力、同図（ｆ）はナンド回路
Ｇ５の出力、同図（−は、ナンド回路Ｇ１の出力、同図
（ｌｉ）は７すｖ ’ ７ Ｈｙ ｆ 回１ｌｌＱＪＪ
出力Ｑ１同図（１）はナンド回路Ｇ８の出力である。
上記したようにこの装置によると、■ロードしたときか
らパルスが出力されるまでの周期を、外部からの基準信
号０周期をＴｏとした場合、ＴｌくＴＯ，ＴＩ＋ＴＩ〉
ＴＩキＴ＃の関係となる３種の周期丁ｚａＴｘｅＴｘｌ
ｃグリセ、トするととのできるデジタル発振器１１を用
いている。０次に外部からの基準信号０導入、非導入を
制御できる禁止回路手段を、プリップフロッグ回路Ｑ
ｊ ＃ ＃ Ｑ Ｊ Ｊ ｓナンド回路Ｇ４．Ｇｌｆｊ
＄ＩＫよって構成している。■また、この禁止回路手段
からの出カッ々ルス又は前記デジタル発振器１１からの
出力パルスの何れか一方を選択して導出するように制御
される出力ｒ−ト手段を、ナンビ回路ｏｒ、ａｔｔ、イ
ンバータＧ９４！によりて構成している。■次に禁止回
路手段からの出カー臂ルスによって前記デジタル発振器
Ｊ１がロードされた際、これに前記周期Ｔ１を設定する
とともに前記禁止回路手段を制御して基準信号の非導入
状態を設定し、この屑期丁ＪＯノ豐ルスが得られること
によりて前記禁止回路手段を導入状態に設定し、かつ前
記デシタル発振器に前記周期Ｔ２を設定してこの周期Ｔ
２内に前記基準信号が入力しないときはこの周期Ｔ２で
得られたノヤルスによって該デジタル発振器に馬期丁１
を設定して該周期Ｔ１のパルスでロードせしめ、前記出
力ｒ−）手段を前配属期〒３の／臂ルスを選択するよう
に切換えるシーケアｆ−１’／を備ている。
らパルスが出力されるまでの周期を、外部からの基準信
号０周期をＴｏとした場合、ＴｌくＴＯ，ＴＩ＋ＴＩ〉
ＴＩキＴ＃の関係となる３種の周期丁ｚａＴｘｅＴｘｌ
ｃグリセ、トするととのできるデジタル発振器１１を用
いている。０次に外部からの基準信号０導入、非導入を
制御できる禁止回路手段を、プリップフロッグ回路Ｑ
ｊ ＃ ＃ Ｑ Ｊ Ｊ ｓナンド回路Ｇ４．Ｇｌｆｊ
＄ＩＫよって構成している。■また、この禁止回路手段
からの出カッ々ルス又は前記デジタル発振器１１からの
出力パルスの何れか一方を選択して導出するように制御
される出力ｒ−ト手段を、ナンビ回路ｏｒ、ａｔｔ、イ
ンバータＧ９４！によりて構成している。■次に禁止回
路手段からの出カー臂ルスによって前記デジタル発振器
Ｊ１がロードされた際、これに前記周期Ｔ１を設定する
とともに前記禁止回路手段を制御して基準信号の非導入
状態を設定し、この屑期丁ＪＯノ豐ルスが得られること
によりて前記禁止回路手段を導入状態に設定し、かつ前
記デシタル発振器に前記周期Ｔ２を設定してこの周期Ｔ
２内に前記基準信号が入力しないときはこの周期Ｔ２で
得られたノヤルスによって該デジタル発振器に馬期丁１
を設定して該周期Ｔ１のパルスでロードせしめ、前記出
力ｒ−）手段を前配属期〒３の／臂ルスを選択するよう
に切換えるシーケアｆ−１’／を備ている。
上述した基準信号発生装置を用いて、コントロール信号
を記録しておけば、たとえ局などの切換えによりて一直
同期信号が欠除しても、再生時におけるチーが動作は安
定して動作し乱されることがない・ 第３図はζｏ＊ｒｓｏ装置を用いたＶＴＲのす一一ンス
テムを示す図である。第３図において、ＳＯは磁気テー
プ、１１は回転ヘッド七−タ、Ｊｌは回転ディスクであ
夛、回転ビデオへ、ド１１ａｅ１４がその外周ＫｗＲ付
けられている。また、ＩＩＩはキャプスタン峰−夕でめ
）、中ヤシスタンＪ−を回転駆動する。さらにｓｒは；
ントロールへ、ドでＴｏシ、ＶＴＲ記録動作時には基準
信号を記録して；ントーール／中ルスとし、再生動作時
には；ントーールパルスを再生スル。
を記録しておけば、たとえ局などの切換えによりて一直
同期信号が欠除しても、再生時におけるチーが動作は安
定して動作し乱されることがない・ 第３図はζｏ＊ｒｓｏ装置を用いたＶＴＲのす一一ンス
テムを示す図である。第３図において、ＳＯは磁気テー
プ、１１は回転ヘッド七−タ、Ｊｌは回転ディスクであ
夛、回転ビデオへ、ド１１ａｅ１４がその外周ＫｗＲ付
けられている。また、ＩＩＩはキャプスタン峰−夕でめ
）、中ヤシスタンＪ−を回転駆動する。さらにｓｒは；
ントロールへ、ドでＴｏシ、ＶＴＲ記録動作時には基準
信号を記録して；ントーール／中ルスとし、再生動作時
には；ントーールパルスを再生スル。
中ヤプスタンチーー系から説明する。Ｉ？ヤプスタンモ
−１１１に対する自動回転周波数制御ループ（ムｙｃル
ーｆ）線、回転検出器４１、増幅器４１、周波数弁別器
４Ｊ１合成器４４、モータＰツイツ回路４５のルー！で
構成される。
−１１１に対する自動回転周波数制御ループ（ムｙｃル
ーｆ）線、回転検出器４１、増幅器４１、周波数弁別器
４Ｊ１合成器４４、モータＰツイツ回路４５のルー！で
構成される。
一方、中ヤデスタン螢−タＩＭに対する位相制御１１１
１ ＡＰＣルールー、ＶＴＲ記録峰−ド時には、回転検
出器４１の出力を分周する分局器４６、この分周器４６
の出力がスイッチ４１を介して一方の入力端に加えられ
、基準発振器４９の出力がスイッチ５０を介して他方の
入力端に加えられ、内入力の位相差を得るコン／４レー
タ４８、このコンツヤレータ４８の出力を直流電圧に平
滑するローパスフィルタ５１、このローパスフィルタ５
１の出力が加えられる合成器４４勢によりて構成される
。ｔたこのＡＰＣループは、ＶＴＲの再生モード時には
、コンΔし一一４１１に入力する比較対称となる信号が
切換えられる。即ち、；ン／４レータ４８の一方の入力
端には、コントロールへ、ド３１で再生さレタ；ントロ
ールノ◆ルスが、スイッチ５２、増幅器６ ａ ｓスイ
ッチ４１を介して入力される。またコントロ−ル４８の
他方の入力端には、基準信号が単安定マルチバイブレー
タ５４を介して入力される単安定マルチ／４イブレータ
５４は、回転ビデオへ。
１ ＡＰＣルールー、ＶＴＲ記録峰−ド時には、回転検
出器４１の出力を分周する分局器４６、この分周器４６
の出力がスイッチ４１を介して一方の入力端に加えられ
、基準発振器４９の出力がスイッチ５０を介して他方の
入力端に加えられ、内入力の位相差を得るコン／４レー
タ４８、このコンツヤレータ４８の出力を直流電圧に平
滑するローパスフィルタ５１、このローパスフィルタ５
１の出力が加えられる合成器４４勢によりて構成される
。ｔたこのＡＰＣループは、ＶＴＲの再生モード時には
、コンΔし一一４１１に入力する比較対称となる信号が
切換えられる。即ち、；ン／４レータ４８の一方の入力
端には、コントロールへ、ド３１で再生さレタ；ントロ
ールノ◆ルスが、スイッチ５２、増幅器６ ａ ｓスイ
ッチ４１を介して入力される。またコントロ−ル４８の
他方の入力端には、基準信号が単安定マルチバイブレー
タ５４を介して入力される単安定マルチ／４イブレータ
５４は、回転ビデオへ。
ドのト２．キング（記録トラ、＃とビデオへ。
どのトレース位置調整）を得るためのものである。基準
信号は、先に説明した基準信号発生装置５６から得られ
ている。
信号は、先に説明した基準信号発生装置５６から得られ
ている。
次に回転へ、ド啼−夕１１のす一一系について説明する
。この回転へ、ドモータＪｌに対スるＡＦＣループは、
回転検出器６１、増幅器６１、周波数弁別器−１１合成
器１４％七−タドツイプ回路１５％によって構成されて
いる・次にムｐｃループは、回転位相検出＠６１増幅器
ｇ ｒｓ 単安定マルチパイプレータ回路ａＳ。
。この回転へ、ドモータＪｌに対スるＡＦＣループは、
回転検出器６１、増幅器６１、周波数弁別器−１１合成
器１４％七−タドツイプ回路１５％によって構成されて
いる・次にムｐｃループは、回転位相検出＠６１増幅器
ｇ ｒｓ 単安定マルチパイプレータ回路ａＳ。
６＃、フリップアロ、ｆ回路ＦＯ，このフリップフａ、
！回路１０から得られたへ、ドスイ。
！回路１０から得られたへ、ドスイ。
チンダル４ルスが一方の入力端に加えられ、他方の入力
端Ｋｍ記基準信号が加えられるコン／４レータＦ１等て
構成され為、そしてコンｄし一一１１の位相比較結果を
あられす出力は、四−一スフィルタｒ２を介して合成＠
（ｔ４に入力される。
端Ｋｍ記基準信号が加えられるコン／４レータＦ１等て
構成され為、そしてコンｄし一一１１の位相比較結果を
あられす出力は、四−一スフィルタｒ２を介して合成＠
（ｔ４に入力される。
単安定マルチパイプレータ回路ｆ１８．６９はへ、ドス
イ、チンダパルス（Ａへ、ド、Ｂへ。
イ、チンダパルス（Ａへ、ド、Ｂへ。
ドの切換え）を得るのに、回転位相検出器６６（ディス
ク上の永久磁石と辷れがｍｂ来たときにノヤルスを発生
する磁気へ、ド）の機械的な取付は誤差を修正して、フ
リ、プフロ、！回路ｒ０のセット、リセットング建ング
を調整するためのものである。
ク上の永久磁石と辷れがｍｂ来たときにノヤルスを発生
する磁気へ、ド）の機械的な取付は誤差を修正して、フ
リ、プフロ、！回路ｒ０のセット、リセットング建ング
を調整するためのものである。
上記のようなＶＴＲのチーーシステムに対して本発明の
基準信号発生装置は、チーが動作の安定に寄与するもの
である・ 上記したようにこの発明は、再生時のチーが乱れの特に
大きな原因となっている垂直同期信号の欠除に対して、
補正信号をｆ￥Ｉシ、局の切換え等による記録時の変動
を、再生時のチーが動作の乱れとならないようにし得る
制御ルーｆＣ）基準信号発生装置を提供することができ
る。
基準信号発生装置は、チーが動作の安定に寄与するもの
である・ 上記したようにこの発明は、再生時のチーが乱れの特に
大きな原因となっている垂直同期信号の欠除に対して、
補正信号をｆ￥Ｉシ、局の切換え等による記録時の変動
を、再生時のチーが動作の乱れとならないようにし得る
制御ルーｆＣ）基準信号発生装置を提供することができ
る。
第１図はこの発明の一実施例を示す回路図−第２図は第
１図の回路の動作を説明するのに示したタイムチャート
、第３図はこの発明を用いたチーｌシステムを示す図で
ある。 １１°°°デジタル発振器、１１・・・シーケンサ−１
Ｑ２０〜ＱＩ４−フリｖｆフＭｙノ回路、Ｇ ４゜Ｇａ
ｅＧＷｅＧ＃−ナンド回路、ＧＪＪ−・インバータ・
１図の回路の動作を説明するのに示したタイムチャート
、第３図はこの発明を用いたチーｌシステムを示す図で
ある。 １１°°°デジタル発振器、１１・・・シーケンサ−１
Ｑ２０〜ＱＩ４−フリｖｆフＭｙノ回路、Ｇ ４゜Ｇａ
ｅＧＷｅＧ＃−ナンド回路、ＧＪＪ−・インバータ・
Claims (1)
- 【特許請求の範囲】 ロードしたときからΔルスが出力されるまでの周期を、
外部からの基準信号の周期をＴＯとした場合、Ｔ Ｉ＜
Ｔ Ｏ、Ｔ Ｊ＋ＴＪ＞Ｔ Ｊ中Ｔｏの関係となる３種
の周期Ｔ ｊ ｅ Ｔ ｊ ａ Ｔ Ｊに！リセ。 トすることのできるデジタル発振器と、外部からの前記
基準信号の導入、非導入を制御できる禁止回路手段と、
この禁止回路手段又は前記デシタル発振器からの出力−
ルスの何れか一方を選択して導出するように制御される
出力ｒ−）手段と、前記禁止回路手段からの出力・臂ル
スによって前記デジタル発振器がロードされた際これに
前記周期Ｔ１を設定するとともに、前記禁止回路手段を
制御して基準信号の非導入状態を設定し、この周期Ｔ１
の一ルスが得られることによって前記禁止回路手段を導
入状態に設定し。 かつ前記デジタル発振器に前記周期Ｔ２を設定してこの
周期Ｔ２内に前記基準信号が入力しないときはとの周期
Ｔ１で得られたイルスによりて骸デジタル発振器に周期
？Ｓを設定して骸周期Ｔ１のｄルスでロードせしめ、紡
記出力ｒ−ト苧段を前記周期Ｔ１のΔルスを選択するよ
うに切換えるＶ−ケンチーとを具備したこと゛を性徴と
する制御ループの基準信号発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56155153A JPS5856108A (ja) | 1981-09-30 | 1981-09-30 | 制御ル−プの基準信号発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56155153A JPS5856108A (ja) | 1981-09-30 | 1981-09-30 | 制御ル−プの基準信号発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5856108A true JPS5856108A (ja) | 1983-04-02 |
| JPH0319632B2 JPH0319632B2 (ja) | 1991-03-15 |
Family
ID=15599684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56155153A Granted JPS5856108A (ja) | 1981-09-30 | 1981-09-30 | 制御ル−プの基準信号発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5856108A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58127485A (ja) * | 1982-01-25 | 1983-07-29 | Matsushita Electric Ind Co Ltd | 基準信号発生装置 |
| JPS61263378A (ja) * | 1985-05-17 | 1986-11-21 | Hitachi Denshi Ltd | ビデオテ−プレコ−ダ |
| JPS62294384A (ja) * | 1986-05-20 | 1987-12-21 | Sanyo Electric Co Ltd | 基準信号発生回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5853053A (ja) * | 1981-09-26 | 1983-03-29 | Matsushita Electric Ind Co Ltd | 基準信号発生装置 |
-
1981
- 1981-09-30 JP JP56155153A patent/JPS5856108A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5853053A (ja) * | 1981-09-26 | 1983-03-29 | Matsushita Electric Ind Co Ltd | 基準信号発生装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58127485A (ja) * | 1982-01-25 | 1983-07-29 | Matsushita Electric Ind Co Ltd | 基準信号発生装置 |
| JPS61263378A (ja) * | 1985-05-17 | 1986-11-21 | Hitachi Denshi Ltd | ビデオテ−プレコ−ダ |
| JPS62294384A (ja) * | 1986-05-20 | 1987-12-21 | Sanyo Electric Co Ltd | 基準信号発生回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0319632B2 (ja) | 1991-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60113680A (ja) | モ−タの回転制御装置 | |
| JPS59198516A (ja) | デイジタルビデオテ−プレコ−ダ | |
| JPS61154379A (ja) | ビデオテ−プレコ−ダの高速再生装置 | |
| JPS5856108A (ja) | 制御ル−プの基準信号発生装置 | |
| JPH02143958A (ja) | ディジタルデータバーストを同期するデバイスと該デバイスを具える装置 | |
| US5751509A (en) | Drum servo system using a PLL with frequency divided reference clock signals as an input | |
| JPS5857656A (ja) | 制御ル−プの切換え装置 | |
| JP2531664B2 (ja) | ディスク記録情報再生装置における位相同期回路 | |
| JPS5924466A (ja) | ビデオテ−プレコ−ダのキヤプスタンサ−ボ装置 | |
| JPH077543B2 (ja) | 電子編集サーボ装置 | |
| JPH0429587A (ja) | モータサーボ装置 | |
| JPS63229987A (ja) | 回転ヘツド型再生装置 | |
| JPH03165371A (ja) | 記録再生装置 | |
| JPH0369063A (ja) | 光ディスク記録再生装置の時間軸制御装置 | |
| JPS5831665B2 (ja) | 磁気テ−プ走行制御装置 | |
| JPS6384207A (ja) | Ｐｌｌ制御回路 | |
| JPH0254478A (ja) | デジタル信号再生回路 | |
| JPH0265582A (ja) | Ｖｔｒの擬似垂直同期信号付加回路 | |
| JPS63131787A (ja) | クロツク信号発生回路 | |
| JPS62229564A (ja) | トラツキングずれ調整装置 | |
| JPH0429486A (ja) | 映像信号の時間軸補正回路 | |
| JPH04195839A (ja) | 磁気記録再生装置 | |
| JPS5922259A (ja) | ビデオテ−プレコ−ダのドラムサ−ボ装置 | |
| JPS62285266A (ja) | 情報信号再生装置 | |
| JPH02294288A (ja) | 位相ロックループ回路 |