JPH01185188A - モーターのサーボ回路 - Google Patents
モーターのサーボ回路Info
- Publication number
- JPH01185188A JPH01185188A JP63007352A JP735288A JPH01185188A JP H01185188 A JPH01185188 A JP H01185188A JP 63007352 A JP63007352 A JP 63007352A JP 735288 A JP735288 A JP 735288A JP H01185188 A JPH01185188 A JP H01185188A
- Authority
- JP
- Japan
- Prior art keywords
- value
- error
- signal
- motor
- adder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005259 measurement Methods 0.000 claims description 12
- 230000000630 rising effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 230000032683 aging Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、例えばＤＡＴ 、ＶＴＲのドラムモーター、
キャプスタ／モーター等、回転速度、回転位相を所望の
値に制御するモーターのサーボ回路に関する。
キャプスタ／モーター等、回転速度、回転位相を所望の
値に制御するモーターのサーボ回路に関する。
（従来の技術）
従来、この種のサーボ回路は、第３図に示すような構成
であシ、第４図〜第６図はそのタイミングチャートであ
る。ここでは回転速度制御について説明する。モーター
（図示せず）の回転速度を示すＦＧ信号ａ（回転位相制
御の場合はＰＣ信号となる。）が入力されると、ＦＧ信
号ａの立上シにより、立上シエッジ検出器ｌはカウンタ
回路３のロードパルスＣを出力する。前記ロードパルス
Ｃによりカウンタ３にプリセット値Ｍがロードされ、以
後次のロードパルスＣが入力されるまで、カウンタ回路
３はクロックｂによりカラントアップされ、カウント値
ｄを出力する。ラッチ回路４は前記カウント値ｄを次の
ＦＣＣ信号の立上りのタイミングでラッチし、ラッチ値
ｅｆ出力する。
であシ、第４図〜第６図はそのタイミングチャートであ
る。ここでは回転速度制御について説明する。モーター
（図示せず）の回転速度を示すＦＧ信号ａ（回転位相制
御の場合はＰＣ信号となる。）が入力されると、ＦＧ信
号ａの立上シにより、立上シエッジ検出器ｌはカウンタ
回路３のロードパルスＣを出力する。前記ロードパルス
Ｃによりカウンタ３にプリセット値Ｍがロードされ、以
後次のロードパルスＣが入力されるまで、カウンタ回路
３はクロックｂによりカラントアップされ、カウント値
ｄを出力する。ラッチ回路４は前記カウント値ｄを次の
ＦＣＣ信号の立上りのタイミングでラッチし、ラッチ値
ｅｆ出力する。
Ｄ／Ａ変換器５は、前記ラッチ値ｅをアナログ値に変換
しエラー信号りとする。
しエラー信号りとする。
ここでプリセット２の値Ｍは次の様に定められる◇第４
図に示すようにモーターが所望の回転速度で回転した場
合に出力されるＦＧ信号ａの１周期がＴであるとする。
図に示すようにモーターが所望の回転速度で回転した場
合に出力されるＦＧ信号ａの１周期がＴであるとする。
また、カウンタ回路３が“φ“からオーバー７０−を起
こすまでクロックｂｔカウントする時間ヲＴａとすると Ｔ ＝ Ｔｂ ＋ Ｔａ ＋ Ｔａ ＋ Ｔａ／２ ＝
Ｔｂ ＋ ＨＴａとなるように定める。すなわち、プ
リセット２の値Ｍは、 Ｔｃ ＝ Ｔａ −Ｔｂで算出できる時間Ｔｃに相当す
る値となる。また、Ｄ／Ａ変換器５に入力されるＣＬＲ
信号ｆ及び、ＳＥＴ信号ｇは第４図に示すようにエラー
信号りのスロープすなわちロック範囲を規定するもので
ある。
こすまでクロックｂｔカウントする時間ヲＴａとすると Ｔ ＝ Ｔｂ ＋ Ｔａ ＋ Ｔａ ＋ Ｔａ／２ ＝
Ｔｂ ＋ ＨＴａとなるように定める。すなわち、プ
リセット２の値Ｍは、 Ｔｃ ＝ Ｔａ −Ｔｂで算出できる時間Ｔｃに相当す
る値となる。また、Ｄ／Ａ変換器５に入力されるＣＬＲ
信号ｆ及び、ＳＥＴ信号ｇは第４図に示すようにエラー
信号りのスロープすなわちロック範囲を規定するもので
ある。
上記の様に構成すると、モーターが所望の回転速度で回
転している場合、すなわち、ＦＧ信号ａの１周期がＴで
ある場合は、Ｄ／Ａ変換器５のエラー信号りはセンター
値Ｖｃが出力される。ここで例えば第５図の様にモータ
ーが所望の回転速度よシ遅（ＦＣ信号ａの１周期がＴ
＋ Ｔｄになった場合、ラッチ回路４のラッチ値ｅはセ
ンター値ＶＣよυ時間Ｔｄに相当する分だけ大きくなる
。従ってエラー信号りも時間Ｔｄに相当するＶｄだけ上
昇し、モーターを速く回転させるように制御を行なうも
のであった。
転している場合、すなわち、ＦＧ信号ａの１周期がＴで
ある場合は、Ｄ／Ａ変換器５のエラー信号りはセンター
値Ｖｃが出力される。ここで例えば第５図の様にモータ
ーが所望の回転速度よシ遅（ＦＣ信号ａの１周期がＴ
＋ Ｔｄになった場合、ラッチ回路４のラッチ値ｅはセ
ンター値ＶＣよυ時間Ｔｄに相当する分だけ大きくなる
。従ってエラー信号りも時間Ｔｄに相当するＶｄだけ上
昇し、モーターを速く回転させるように制御を行なうも
のであった。
回転位相の制御についても同様である。
（発明が解決しようとする問題点）
しかしながら、上記従来例においては、温度・湿度等の
環境の変化及び、経年変化等によりモーターに加わる負
荷が変動した場合、残留誤差が生じ、所望の回転速度又
は、回転位相からのズレを生じるという欠点があった。
環境の変化及び、経年変化等によりモーターに加わる負
荷が変動した場合、残留誤差が生じ、所望の回転速度又
は、回転位相からのズレを生じるという欠点があった。
例えば、第６図によりモーターに加わる負荷が大きくな
った場合の回転速度制御を考える。モーターに加わる負
荷が太きくなり、モーターはｖＭというエラー信号りを
入力しなければ所望の回転速度で回転しないとする。上
記従来例では、ｖＭというエラー信号りを出力するには
、所望の回転速度、すなわち所望のＦＧ信号ａの１周期
ＴからＴｆだけズレなければならない。ところで、ここ
に残留誤差を生じると、実際にサーボがロックする点は
エラー信号りがＶＬ。
った場合の回転速度制御を考える。モーターに加わる負
荷が太きくなり、モーターはｖＭというエラー信号りを
入力しなければ所望の回転速度で回転しないとする。上
記従来例では、ｖＭというエラー信号りを出力するには
、所望の回転速度、すなわち所望のＦＧ信号ａの１周期
ＴからＴｆだけズレなければならない。ところで、ここ
に残留誤差を生じると、実際にサーボがロックする点は
エラー信号りがＶＬ。
の点であシ、センター値ＶＣからｖｅだけズした点とな
る。すなわち、所望のＦＧ信号ａの１周期ＴからＴｅだ
けズした点でロックすることになり、所望の回転速度が
得られないこととなる。また、回転位相制御についても
同様である。
る。すなわち、所望のＦＧ信号ａの１周期ＴからＴｅだ
けズした点でロックすることになり、所望の回転速度が
得られないこととなる。また、回転位相制御についても
同様である。
本発明はこのような点にかんがみて創案されたもので、
温度・湿度等の環境の変化及び、経年変化等により、負
荷変動が生じたとしても、所望の回転速度・回転位相に
制御出来るモーターのサーボ回路を提供することを目的
としている。
温度・湿度等の環境の変化及び、経年変化等により、負
荷変動が生じたとしても、所望の回転速度・回転位相に
制御出来るモーターのサーボ回路を提供することを目的
としている。
（問題点を解決するための手段）
従って、本発明に係るモーターのサーボ回路においては
、モーターの回転速度又は、回転位相を示す信号の１周
期を計測するカウンタ回路と、前記カウンタ回路の計測
値をラッチするラッチ回路と、前記ラッチ回路によりラ
ッチされた値から、所望の回転速度又は、回転位相に制
御された場合の基準計測値を減算し、所望の回転速度又
は、回転位相からの誤差を出力する減算器と、前記減算
器から出力された誤差を積算する第１の加算器と、前記
第１の加算器により積算された誤差の積算値に所望の回
転速度又は、回転位相に制御された場合の基準計測値を
加算する第２の加算器とを備え、前記第２の加算器によ
り出力されたディジタル値をアナログ値に変換し、モー
ター制御信号とすることを特徴とする。
、モーターの回転速度又は、回転位相を示す信号の１周
期を計測するカウンタ回路と、前記カウンタ回路の計測
値をラッチするラッチ回路と、前記ラッチ回路によりラ
ッチされた値から、所望の回転速度又は、回転位相に制
御された場合の基準計測値を減算し、所望の回転速度又
は、回転位相からの誤差を出力する減算器と、前記減算
器から出力された誤差を積算する第１の加算器と、前記
第１の加算器により積算された誤差の積算値に所望の回
転速度又は、回転位相に制御された場合の基準計測値を
加算する第２の加算器とを備え、前記第２の加算器によ
り出力されたディジタル値をアナログ値に変換し、モー
ター制御信号とすることを特徴とする。
（作用）
上記技術的手段は次のように作用する。モーターが所望
の回転速度又は、回転位相に制御された場合のカウンタ
の基準計測値と実際に計測されたカウンタの値との誤差
′ｊｋｓ算し、この誤差の積算値とモーターが所望の回
転速度又は、回転位相に制御された場合の基準計測値を
加算した値をエラー信号としたので、負荷変動等によっ
て残留誤差が生じた場合でもその誤差分は複数回の繰返
し動作によって積算することが出来、そのため残留誤差
を吸収するようになる。
の回転速度又は、回転位相に制御された場合のカウンタ
の基準計測値と実際に計測されたカウンタの値との誤差
′ｊｋｓ算し、この誤差の積算値とモーターが所望の回
転速度又は、回転位相に制御された場合の基準計測値を
加算した値をエラー信号としたので、負荷変動等によっ
て残留誤差が生じた場合でもその誤差分は複数回の繰返
し動作によって積算することが出来、そのため残留誤差
を吸収するようになる。
（実施例）
以下、本発明を図面に基づいて説明する。
第１図は本発明のモーターのサーボ回路の１実施例を示
すブロック線図である。同図の構成で従来例と同じブロ
ックには同一符号を付してあり、従来例と異なる構成は
、第１のラッチ回路４の出力端に基準となる回転信号と
の誤差を求める減算器６全接続するとともに、減算器６
で得られた誤差を積算する第１の加算器７、該第１の加
算器７の出力と所望の回転時の出力を加算する第２の加
算器９を各々接続した点である。
すブロック線図である。同図の構成で従来例と同じブロ
ックには同一符号を付してあり、従来例と異なる構成は
、第１のラッチ回路４の出力端に基準となる回転信号と
の誤差を求める減算器６全接続するとともに、減算器６
で得られた誤差を積算する第１の加算器７、該第１の加
算器７の出力と所望の回転時の出力を加算する第２の加
算器９を各々接続した点である。
尚８は第１の加算器７の出力をラッチする第２のラッチ
回路である。次に同図の動作を説明する。
回路である。次に同図の動作を説明する。
まずモーター（図示せず）の回転速度を示すｍ信号ａ（
回転位相制御の場合はＰＣ信号となる。）が入力される
と、ＦＧ信号ａの立上りにより立上シエツジ検出器１は
カウンタ回路３のロードパルスＣを出力する。前記ロー
ドパルスＣにより、カウンタ回路３にプリセット値Ｍが
ロードされ、以後次のロードパルスＣが入力されるまで
カウンタ回路３はクロックｂによりカウントアツプされ
、カウント値ｄを出力する。第１のラッチ回路４は前記
カウント値ｄを次のＦＧ信号ａの立上シのタイミングで
ラッチし、ラッチ値ｅを出力する。減算器６は、前記ラ
ッチ値ｅから所望の回転速度に制御された場合の基準計
測値を減算し、その誤差ｉを出力する。ここで所望の回
転速度に制御された場合の基準計測値がカラ／り回路３
のセンター値であるとすると、この減算器６は最上位ｂ
ｉｔを反転するだけの構成で良い。次に前記誤差ｉと、
第２のラッチ回路８の出力ｊｔ第１の加算器７で加算し
、加算値ｋを出力する。第２のラッチ回路８はＦＧ信号
ａの立上シタイミングにより、直前の加算値ｋをラッチ
し、出力ｊとする。すなわち、第１の加算器７及び第２
のラッチ回路８で誤差ｉを積算することになる。次に加
算値ｋを第２の加算器９に入力する。第２の加算器９は
誤差ｉの積算値に所望の回転速度に制御された場合の基
準計測値を加算し、加算値ｔを出力する。ここで所望の
回転速度に制御された場合の基準計測値がカウンタ回路
３のセンター値であるとすると、この第２の加算器は最
上位ｂｉｔと反転するだけの構成で良い。
回転位相制御の場合はＰＣ信号となる。）が入力される
と、ＦＧ信号ａの立上りにより立上シエツジ検出器１は
カウンタ回路３のロードパルスＣを出力する。前記ロー
ドパルスＣにより、カウンタ回路３にプリセット値Ｍが
ロードされ、以後次のロードパルスＣが入力されるまで
カウンタ回路３はクロックｂによりカウントアツプされ
、カウント値ｄを出力する。第１のラッチ回路４は前記
カウント値ｄを次のＦＧ信号ａの立上シのタイミングで
ラッチし、ラッチ値ｅを出力する。減算器６は、前記ラ
ッチ値ｅから所望の回転速度に制御された場合の基準計
測値を減算し、その誤差ｉを出力する。ここで所望の回
転速度に制御された場合の基準計測値がカラ／り回路３
のセンター値であるとすると、この減算器６は最上位ｂ
ｉｔを反転するだけの構成で良い。次に前記誤差ｉと、
第２のラッチ回路８の出力ｊｔ第１の加算器７で加算し
、加算値ｋを出力する。第２のラッチ回路８はＦＧ信号
ａの立上シタイミングにより、直前の加算値ｋをラッチ
し、出力ｊとする。すなわち、第１の加算器７及び第２
のラッチ回路８で誤差ｉを積算することになる。次に加
算値ｋを第２の加算器９に入力する。第２の加算器９は
誤差ｉの積算値に所望の回転速度に制御された場合の基
準計測値を加算し、加算値ｔを出力する。ここで所望の
回転速度に制御された場合の基準計測値がカウンタ回路
３のセンター値であるとすると、この第２の加算器は最
上位ｂｉｔと反転するだけの構成で良い。
加算値ｔはＤ／Ａ変換器５に入力されアナログ値に変換
されエラー信号ｈ′となる。
されエラー信号ｈ′となる。
この動作は各周期毎に繰返し行なわれ、順次残留誤差は
吸収され、正常な制御電圧に近づいていく。つまり、モ
ーターが所望の回転状態の時の第１のラッチ回路４のラ
ッチ基準値をＤｃ 、又各周期に対応する第１のラッチ
回路４のラッチ値をり、 、 Ｄ、・・・、減算器６の
出力をΔＤ１．ΔＤｌｖ・・・、。
吸収され、正常な制御電圧に近づいていく。つまり、モ
ーターが所望の回転状態の時の第１のラッチ回路４のラ
ッチ基準値をＤｃ 、又各周期に対応する第１のラッチ
回路４のラッチ値をり、 、 Ｄ、・・・、減算器６の
出力をΔＤ１．ΔＤｌｖ・・・、。
第１の加算器７の出力をＡ、 、 Ａ２ 、・・・、第
２の加算器９の出力をＢｌ ＋ Ｂ２ 、・・・、とす
ると、各々次の式で表わされる。
２の加算器９の出力をＢｌ ＋ Ｂ２ 、・・・、とす
ると、各々次の式で表わされる。
１周期目
ΔＤＩ＝Ｄ、 −Ｄｃ
Ａ、 ＝φ＋ΔＤ！
Ｂｌ ＝ＤＣ＋ ＡＩ ”” ＤＣ＋ΔＤ！２周期目
ΔＤ、 ＝ ０２− Ｄｃ
Ａ、＝Ａ、＋ΔＤ２＝ΔＤ１＋ΔＤ２
Ｂ！＝ＤＣ＋Ａ２＝ＤＣ＋ΔＤ１＋ΔＤ２Ｎ周期目
ΔＤＮ＝ＤＮ −Ｄｃ
ＡＮ＝ΔＤＩ＋ΔＤ２＋・・・・・・・・・＋ΔＤＮＢ
Ｎ＝ＤＣ十ＡＮ＝ＤＣ＋ΣΔＤｉ Ｍ１ この様な繰返しにより、エラー信号は第２図に示す如く
各周期毎に残留誤差を吸収し、正常なレベルに達する。
Ｎ＝ＤＣ十ＡＮ＝ＤＣ＋ΣΔＤｉ Ｍ１ この様な繰返しにより、エラー信号は第２図に示す如く
各周期毎に残留誤差を吸収し、正常なレベルに達する。
ここでプリセット２の値Ｍ及び、Ｄ／Ａ変換器５に入力
されるＣＬＲ信号ｆ、ＳＥＴ信号ｇは、従来例において
説明した通シである。
されるＣＬＲ信号ｆ、ＳＥＴ信号ｇは、従来例において
説明した通シである。
回転位相制御の場合についても同様である。
（発明の効果）
以上説明してきたように本発明によれば、モーターが所
望の回転速度又は、回転位相に制御された場合のカウン
タ回路の基準計測値と実際に計測されたカウンタ回路の
値との誤差を積算し、この誤差の積算値とモーターが所
望の回転速度又は、回転位相に制御された場合の基準計
測値を加算した値をＤ／Ａ変換して、エラー信号とする
ように構成したため、温度・湿度等の環境の変化及び、
メカの経年変化等により負荷が変動を起こし、それによ
り残留誤差が生じた場合でも、その誤差分は各周期毎の
繰返しにおいて積算することが出来るため残留誤差が順
次吸収され、所望の回転速度又は、回転位相に制御する
ことが出来るという効果が得られる。したがって環境条
件のきびしい例えばカー用等に有効である。
望の回転速度又は、回転位相に制御された場合のカウン
タ回路の基準計測値と実際に計測されたカウンタ回路の
値との誤差を積算し、この誤差の積算値とモーターが所
望の回転速度又は、回転位相に制御された場合の基準計
測値を加算した値をＤ／Ａ変換して、エラー信号とする
ように構成したため、温度・湿度等の環境の変化及び、
メカの経年変化等により負荷が変動を起こし、それによ
り残留誤差が生じた場合でも、その誤差分は各周期毎の
繰返しにおいて積算することが出来るため残留誤差が順
次吸収され、所望の回転速度又は、回転位相に制御する
ことが出来るという効果が得られる。したがって環境条
件のきびしい例えばカー用等に有効である。
第１図は本発明の１実施例のブロック線図、第２図は第
１図の動作を説明するためのグラフ、第３図は従来例の
ブロック線図、第４図、第５図。 第６図は従来例の動作を説明するタイミングチャートで
ある。 １・・・立上りエツジ検出器、２・・・プリセット、３
・・・カウンタ回路、４・・・第１のラッチ回路、５・
・・Ｄ／Ａ変換器、 ６・・・減算器、７・・・第１の
加算器、８・・・第２のラッチ回路、９・・・第２の加
算器第６図
１図の動作を説明するためのグラフ、第３図は従来例の
ブロック線図、第４図、第５図。 第６図は従来例の動作を説明するタイミングチャートで
ある。 １・・・立上りエツジ検出器、２・・・プリセット、３
・・・カウンタ回路、４・・・第１のラッチ回路、５・
・・Ｄ／Ａ変換器、 ６・・・減算器、７・・・第１の
加算器、８・・・第２のラッチ回路、９・・・第２の加
算器第６図
Claims (1)
- モーターの回転速度又は、回転位相を示す信号の１周期
を計測するカウンタ回路と、前記カウンタ回路の計測値
をラッチするラッチ回路と、前記ラッチ回路によりラッ
チされた値から所望の回転速度又は、回転位相に制御さ
れた場合の基準計測値を減算し、所望の回転速度又は、
回転位相からの誤差を出力する減算器と、前記減算器か
ら出力された誤差を積算する第１の加算器と、前記第１
の加算器により積算された誤差の積算値に所望の回転速
度又は、回転位相に制御された場合の基準計測値を加算
する第２の加算器とを備え、前記第２の加算器より出力
されたディジタル値をアナログ値に変換し、モーターの
制御信号とすることを特徴とするモーターのサーボ回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63007352A JPH01185188A (ja) | 1988-01-16 | 1988-01-16 | モーターのサーボ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63007352A JPH01185188A (ja) | 1988-01-16 | 1988-01-16 | モーターのサーボ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01185188A true JPH01185188A (ja) | 1989-07-24 |
Family
ID=11663562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63007352A Pending JPH01185188A (ja) | 1988-01-16 | 1988-01-16 | モーターのサーボ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01185188A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01198289A (ja) * | 1988-02-02 | 1989-08-09 | Sanyo Electric Co Ltd | デジタルサーボ装置 |
| JPH05128653A (ja) * | 1991-10-31 | 1993-05-25 | Sanyo Electric Co Ltd | ソフトウエアサーボ装置 |
-
1988
- 1988-01-16 JP JP63007352A patent/JPH01185188A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01198289A (ja) * | 1988-02-02 | 1989-08-09 | Sanyo Electric Co Ltd | デジタルサーボ装置 |
| JPH05128653A (ja) * | 1991-10-31 | 1993-05-25 | Sanyo Electric Co Ltd | ソフトウエアサーボ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940004952B1 (ko) | 직류모터 가동 제어장치 | |
| JPS6149735B2 (ja) | ||
| Smithgall | A phase-locked loop motor control system | |
| JPH01185188A (ja) | モーターのサーボ回路 | |
| JP2914725B2 (ja) | デジタル櫛形フィルタ | |
| KR950000418B1 (ko) | 시간정보 검출장치 | |
| US5689163A (en) | Motor controller | |
| JPH0817583B2 (ja) | 速度サ−ボ回路 | |
| JP3329142B2 (ja) | 位置検出回路 | |
| JP2609832B2 (ja) | 太陽センサ信号の処理装置 | |
| JP3050876B2 (ja) | モータの回転位相制御装置 | |
| JPS63216113A (ja) | デジタルサ−ボ装置 | |
| JPH0517563B2 (ja) | ||
| JP2584435B2 (ja) | 速度サ−ボ回路 | |
| JP2914726B2 (ja) | 帰還型ディジタルくし形フィルタ | |
| JPH01148089A (ja) | モータの制御装置 | |
| JPS5856101A (ja) | デジタルサ−ボ装置 | |
| KR890001480Y1 (ko) | 직류모우터의 속도 제어회로 | |
| KR960013427B1 (ko) | 디지탈 서보 회로 | |
| JPH0384463A (ja) | 速度検出回路 | |
| JP3596028B2 (ja) | 速度制御装置 | |
| JP3058984B2 (ja) | 回転検出信号のビット飛び検出方法 | |
| SU1056151A1 (ru) | Калибратор напр жени | |
| JPH0827657B2 (ja) | デイジタルサ−ボ制御回路 | |
| JPH0756717B2 (ja) | 位相制御回路 |