JP2914725B2 - デジタル櫛形フィルタ - Google Patents

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、例えばビデオテープレコーダの回転磁気
ヘッドの回転速度及び位相を制御するドラム制御装置に
用いられるデジタル櫛形フィルタに関する。

（従来の技術） 家庭用ビデオテープレコーダには、回転磁気ヘッドの
回転速度及び回転位相を所望の状態に制御するためにい
わゆるドラムサーボが設けられている。

回転磁気ヘッドを搭載した回転シリンダは、ドラムモ
ータにより回転駆動される。このドラムモータには、そ
の回転速度に比例した周波数の信号（以下FG信号とい
う）を発生する周波数発電機（FG）とその回転位相が所
定の位相に達したときパルス（以下PG信号という）を発
生するパルス発生器（PG）とが設けられている。これら
のFG信号及びPG信号を監視して、その誤差成分を用いて
ドラムモータの駆動電流を制御することにより、回転磁
気ヘッドの回転速度及び位相が制御されている。つま
り、速度制御は、FG信号の周期が予め設定した目標値と
なるようにドラムモータの回転速度を制御し、位相制御
は、PG信号が基準信号に対して所定の位相関係となるよ
うにドラムモータの回転位相を制御している。

ところで、周波数発電機は、ドラムモータの回転軸に
部品が取り付けられているために、取り付け誤差、回転
軸の偏心、モータの界磁等の影響により、発生する信号
の振幅や位相が一定とならない。いわゆるFGむらが生じ
る。

これにより、実際には、ドラムモータの回転数が一定
であるにもかかわらず、FG信号の周波数が一定となるよ
うにサーボが働き、逆にドラムモータの回転数を変動さ
せてしまうという現象を生じる。

この問題を解決する方法として、前記FGむらの要因で
ある取り付け誤差、回転軸の偏心、モータの界磁に起因
するドラムモータの回転数の整数倍成分を除去する制御
方式が、テレビジョン学会技術報告（第12巻第17号）で
発表されている。

第２図は、ドラムモータの回転数の整数倍成分を除去
するデジタル櫛形フィルタである。50は被制御手段であ
り、例えばドラムモータであり、周波数発電機を備え
る。この周波数発電機からのFG信号は、パルス検出器51
に入力され波形整形されて出力される。パルス検出器51
からのパルス列は、周期計測器52に入力される。周期計
測器52では、入力パルスの目標周期と、実際に入力した
パルスの周期との差を表す差信号を得る。

この差信号は、減算器53に入力されて偏差信号が減算
される。偏差信号は、以下のように作成されている。即
ち、減算器53からの出力信号は、加算器54に入力され
る。この加算器54は、減算器53の出力信号と累積信号と
の加算を行い、その出力を累積部55に供給する。累積部
55は、例えば、レジスタ55a〜55dが直列接続されてい
る。この例では、ドラムモータの１回転で例えば４つの
FG信号が得られることを想定しており、このFG信号の各
周期それぞれの目標値からの差分を各レジスタに格納で
きるようになっている。

最終段のレジスタ55dの出力は、係数器56を介して先
の偏差信号として出力され、減算器53に入力される。係
数器56における係数Ｋは、０＜Ｋ＜１の範囲である。

周期計測器52において、各周期を表すデータが目標値
と等しい場合は、周期計測器52からの差信号は得られな
い、つまり“0"である。

例えば、第１番目に計測した周期が目標値からずれて
いれば、その差信号が得られる。今、レジスタ55dに格
納されているデータが０であるとすると、減算器53から
は、その差信号の値はそのまま出力される。このとき
は、FGむらはなくならない。しかし、次の回転周期で
は、第１番目の計測計測結果から得られた差信号に対し
ては、レジスタ55dに格納されているデータに係数が掛
けられて出力されるので、減算器53から出力される差信
号の値は低減される。このように、毎周期、差信号の値
が低減されて、結局差信号は０となる。つまり、定常的
に生じているFGむらが除去された出力信号が被制御手段
50に与えられることになる。

しかし、外乱等により生じた回転むらは、差信号とし
て出力されるので、このむらを抑えるように被制御手段
50に対する制御信号が与えらることになる。

（発明が解決しようとする課題） 上記したデジタル櫛形フィルタにおいて、乗算器56の
係数値を十分小さくした場合、低域での利得特性の低下
の程度を軽くすることが可能である。しかし、モータの
起動時等の初期状態においては、FGむらを検出して除去
するまでの応答時間が長くなるという問題がある。

応答時間を速くするには、乗算器56の係数を大きくす
るとよい。しかし、このようにすると、低域つまり直流
に近い外乱に対する補償利得特性が低下するという問題
がある。

そこでこの発明は、低域での利得特性が低下すること
なく、応答特性も速くなるようにしたデジタル櫛形フィ
ルタを提供することを目的とする。

［発明の構成］ （課題を解決するための手段） この発明は、入力パルスが供給され、このパルスの目
標周期と実際の周期との差を表す差分信号を出力する周
期計測手段と、前記差分信号から第１の偏差信号を減算
する減算器と、前記減算器の出力と第１の累積成分とを
加算する第１の加算器と、前記第１の加算器の出力をラ
ッチして前記第１の累積成分を得る第１の記憶手段と、
前記第１の記憶手段から出力された第１の累積成分に第
１の係数を乗算して前記第１の偏差信号を出力する第１
の乗算器と、前記減算器の出力を一方の入力とし他方の
入力と加算して出力する第２の加算器およびこの第２の
加算器の出力をラッチしラッチ出力を前記第２の加算器
の他方の入力として出力する第２の記憶手段とで構成さ
れるループでなり、このループ中に第２の累積成分を発
生する第２の累積成分発生手段と、この第２の累積成分
発生手段によって発生された第２の累積成分に第２の係
数を乗算した第２の偏差信号を出力する第２の乗算器
と、前記第２の偏差信号と前記減算器の出力とを加算す
る第３の加算器とを具備するものである。

（作用） 上記の手段により、第２、第３の加算器、記憶手段、
第２の係数器の働きにより直流に近いFGむらに対する利
得特性が改善され、これに伴いその前段のフィルタの第
１の係数器における係数を大きくして応答速度を速くす
ることができる。

（実施例） 以下、この発明の実施例を図面を参照して説明する。

第１図はこの発明の一実施例である。11は、例えばビ
デオテープレコーダのドラムモータであり、このモータ
の回転速度は、周波数発電機12から出力されるFG信号に
より判断することができる。FG信号は、波形整形回路13
で波形整形され、周期データ発生器14に入力される。周
期データ発生器14は、FG信号の周期に対応した値のデジ
タルデータを出力し、このデータは、周期計測器15に入
力される。周期計測器15は、入力されるFG信号のパルス
列の周期がそれぞれ目標値であるかどうかを検出し、そ
の差信号を出力する。

この差信号は、減算器16に入力され、偏差信号が差し
引かれる。減算器16の出力は、加算器17に入力される。
加算器17は、レジスタ21からの累積信号と減算器16の出
力とを加算し、その結果をレジスタ18に入力する。レジ
スタ18の出力は、レジスタ19、20、21と転送される。そ
の転送タイミングは、FG信号の周期に同期している。こ
の実施例の場合、ドラムモータの１回転につき４個のFG
信号パルスが得られるように構成されている。

レジスタ21の出力は、係数器22に入力され、係数Ｋ
（０＜Ｋ＜１）が掛けられ、偏差信号として先の減算器
16に入力される。

減算器16の出力信号は、さらに加算器25と加算器28に
供給される。加算器25では、加算器16からの出力信号と
レジスタ26からの累積成分が加算され、その加算結果
は、再度レジスタ26に入力される。

レジスタ26の出力は、係数器27に入力されてＬ倍（Ｌ
＝K/4）されて偏差信号として加算器28に入力される。
加算器28では、この偏差信号と、先の減算器16からの出
力信号との加算処理を行い、その結果を合成器29に入力
する。合成器29では、加算器28からの信号と別系統の位
相制御信号とを加算してアナログ信号に変換し、駆動回
路30に入力する。駆動回路30の出力は、ドラムモータ11
の駆動信号として用いられる。

櫛形フィルタの前段にオフセットの重畳された差信号
が入力されると、そのオフセット量は、各周期（この例
では、ドラムモータ１回転に付き４つのパルス周期があ
る）に対応するレジスタには、それぞれオフセット成分
が順次蓄積されることになる。この蓄積されたオフセッ
ト成分は、減算器16において元の信号から引き算される
ので、結局、減算器16の出力には各周期のオフセットを
無くした出力信号が得られる。

この動作と同時に、後半のフィルタ部では入力された
オフセット分が、加算器25において、累積成分と加算さ
れ、その結果は、係数器27でK/4倍されて加算器28に入
力され、入力信号の直流分を維持することになる。

ここで、全体の系統の直流利得を１とするためには、
前半と後半の櫛形フィルタ部の時定数を一致させる必要
がある。

この条件を満足するためには、係数器22の係数をＫ
（０＜Ｋ＜１）、レジスタをｍとすると、後半のフィル
タ部の係数器27の係数Ｌは、Ｌ＝K/mに設定される。

このときのフィルタの伝達関数は、 となる。

第３図（Ａ）、（Ｂ）は、従来のデジタル櫛形フィル
タの利得−周波数特性と、位相−周波数特性を示してお
り、第３図（Ｃ）と（Ｄ）はこの実施例による利得−周
波数特性と、位相−周波数特性を示している。

この特性の比較からもわかるように、この実施例によ
るデジタル櫛形フィルタの方が、低域における直流利得
を一定に維持していることが理解できる。

この結果、この実施例によるデジタル櫛形フィルタを
使用することにより、直流的な外乱が制御系へ入力して
も、その外乱を抑圧することができ、制御系に直流的オ
フセットが生じることがない。そして、直流利得が補償
されることにより、前段のフィルタの積分係数を１に近
付けることができ、FGむらの大きい場合でもFGむらの除
去速度を速くすることができる。

上記の実施例では、ビデオテープレコーダのドラムモ
アータの制御系に適用した例を説明したが、この発明は
この実施例に限定されるものではなく、ターンテーブル
等各種の回転体制御系統に用いることができる。

［発明の効果］ 以上説明したようにこの発明は、低域での利得特性が
低下することなく、応答特性も速くすることができる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す構成説明図、第２図
は従来のデジタル櫛形フィルタを示す図、第３図は第１
図と第２図のフィルタの周波数特性を説明するために示
した周波数特性図である。 11…ドラムモータ、12…周波数発電機、13…波形整形回
路、14…周期データ発生器、15…周期計測器、16…減算
器、17、25、28…加算器、18〜21、26…レジスタ、22、
27…係数器、29…合成器、30…駆動回路。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】入力パルスが供給され、このパルスの目標
   周期と実際の周期との差を表す差分信号を出力する周期
   計測手段と、 前記差分信号から第１の偏差信号を減算する減算器と、 前記減算器の出力と第１の累積成分とを加算する第１の
   加算器と、 前記第１の加算器の出力をラッチして前記第１の累積成
   分を得る第１の記憶手段と、 前記第１の記憶手段から出力された第１の累積成分に第
   １の係数を乗算して前記第１の偏差信号を出力する第１
   の乗算器と、 前記減算器の出力を一方の入力とし他方の入力と加算し
   て出力する第２の加算器およびこの第２の加算器の出力
   をラッチしラッチ出力を前記第２の加算器の他方の入力
   として出力する第２の記憶手段とで構成されるループで
   なり、このループ中に第２の累積成分を発生する第２の
   累積成分発生手段と、 この第２の累積成分発生手段によって発生された第２の
   累積成分に第２の係数を乗算した第２の偏差信号を出力
   する第２の乗算器と、 前記第２の偏差信号と前記減算器の出力とを加算する第
   ３の加算器とを具備することを特徴とするデジタル櫛形
   フィルタ。