KR0131584B1 - 개선된 반복 학습 제어 방식을 이용한 모터 속도 제어 장치 및 방법 - Google Patents

Abstract

본 발명은 개선된 반복 학습 제어 방식을 이용한 모터의 속도 제어 시스템에 관한 것이다. 모터의 회전 속도가 일정함에도 불구하고 주파수 발생기로부터 발생되는 주기적 주파수 신호들간에는 주파수 발생기의 제조 공차때문에 편차가 존재한다. 본 발명은 이러한 주기적인 주파수 신호의 주기 편차를 보상하기 위하여 반복 학습 제어 수단을 이용하여 주기 편차 값을 반복적으로 알아내고 특성 조정 값 1/K로 곱하여 속도 에러 값에서 감산하므로써 일차로 보상된 제어 신호를 발생하며, 1주기의 주기 편차값들을 합산하고, 평균화한 다음 다시 상기 특성 조정값과 동일한 값 1/K로 곱하여 생성된 편차값의 보상 값을 상기 일차 보상 신호와 합산하여 최종의 모터 제어 신호를 반복적으로 출력한다.

Description

개선된 반복 학습 제어 방식을 이용한 모터 속도 제어 장치 및 방법

제1도는 일반적인 모터 속도 제어 방식을 도시하는 블록도.

제2도는 선행기술의 반복 학습 제어 방식을 이용한 모터 속도 제어 방식을 도시하는 블록도.

제3도는 제2도에 도시된 반복 학습 제어 블록을 상세히 도시하는, 다이어그램.

제4a,b도는 모터에서 발생된 주기적인 주파수 신호들간의 주기 편차를 예로서 도시하는 도면.

제5도는 본 발명에 따른 모터 속도 제어 장치의 개략적인 블록도.

제6도는 본 발명에 따른 속도 제어 단계를 설명하는 플로우차트.

제7도는 본 발명에 따른 반복 학습 블록을 상세히 도시하는 다이어그램.

제8도는 제3도에 도시된 학습 제어 처리부의 주파수 대 증폭도 특성을 예시하는 그래프.

제9도는 제7도에 도시된 학습 제어 처리부의 주파수 대 증폭도, 특성을 예시하는 그래프.

* 도면의 주요부분에 대한 부호의 설명

2 : 모터 4 : 주파수 발생기

12 : 속도 에러 검출회로 14, 34 : 반복 학습 제어 블록

21 : 감산기 23, 31, 33 : 가산기

27 : 지연 회로 50 : 신호 처리 장치

본 발명은 디지탈 서보 제어 시스템에 관한 것으로, 특히, 비디오 테이프 레코더(이하 VTR 이라 약칭함)의 드럼모터, 캡스턴 모터를 포함하는 모터의 속도 제어를 위한 개선된 반복 학습 제어 방식을 이용하는 모터 속도 제어 장치 및 방법에 관한 것이다.

일반적으로, VCR에는 회전 헤드가 장착된 로타리 헤드 드럼을 구동시키는 실린더 또는 드럼 모터와, 테이프의 진행을 위한 캡스턴 모터와, 로타리 헤드의 회전속도와 테이프의 진행 속도를 안정화시키는 모터 속도 제어용 서보 회로가 제공되어 있다.

제1도는 일반적인 모터 속도 제어 장치의 블록도가 도시된다.

모터(2)의 회전자의 외주 표면에 장착된 주파수 발생기(4)는 모터(2)가 사전 결정된 각도, 예를 들면, 모터가 1800rpm으로 회전할 경우 30°만큼 회전할 때마다 360Hz의 하나의 주파수 신호(FG)를 발생하도록 구성되어 있다. 따라서, 모터의 일회전당 12개의 주기적인 주파수 신호가 발생될 수 있다. 주파수 발생기(4)에서 주기적으로 발생된 주파수 신호는 속도 에러 검출 회로(12)로 전달된다. 속도 에러 검출 회로(12)는 사전설정된 모터의 기준 속도에 맞는 기준 주파수 값에서 실제 발생된 주파수 발생기(4)의 출력 주파수 값을 감산함으로써 속도 에러 신호(오차신호)를 생성한다. 속도 에러 검출 회로(12)로부터 생성된 속도 에러 신호는 PID(Proportional Integration Differential) 제어부(16)로 전달된 다음, 증폭기(18)를 통하여 증폭되어 속도 제어 값으로서 모터에 인가되므로써, 모터 속도 에러가 보상되고 있다.

그러나, 실질적으로 주파수 발생기는 제조상 약간의 편차가 있기 때문에, 주기적인 주파수 신호들간의 주기는 모터의 회전 속도가 일정함에도 불구하고 편차가 발생된다. 따라서, 기준 속도 값에서 주파수 발생기(4)의 주기 편차를 갖는 속도값이 속도 검출기(12)에서 감산되기 때문에 모터의 정밀한 속도 제어가 불가능한 문제가 있었다.

근래에, 모터의 속도 에러 뿐 아니라 펄스 발생기(4) 자체에서 주기적으로 발생되는 주파수 신호들간의 주기 편차도 보상할 수 있게 한 반복 제어 방식의 모터 속도 제어 장치가 제2도 및 제3도에 도시된 바와 같이 마꼬또 고또우(Makoto Gotou) 등이 1991년 11월 3일~5일, IEEE/RSJ International Workshop on Intelligent Robots and Systems IROS 91, Osaka Japan, IEEE Cat. No. 91/TH0375-6에, Development of Multirate Sampling Repetitive Learning Servo System and its Application to a Compact Camcorder라는 명칭으로 기고한 논문에 제안되었다.

제2도는 선행기술의 학습 제어 방식의 모터 속도 제어 접근법이 블록도로서 도시되어 있으며, 제3도는 제2도에 도시된 학습 제어 처리 블록의 상세 구성을 도시한다. 제2도에 도시된 바와 같이, 주기적인 주파수 신호의 편차는 속도 에러 검출기(12)의 속도 에러 출력이 PID 제어부(16)로 제공되기 전에 반복 학습 제어 블록(14)을 통해 보상된다.

반복 학습 제어는 일반적인 모터 속도 제어 방식이 지속적으로 속도 검출용 주파수 신호의 에러 값을 산출하여 모터 속도 제어 신호로서 사용하는 것과는 달리, 모터가 회전할 때마다 발생하는 주기적인 주파수 신호들간의 주기 편차를 보상하기 위하여 반복적으로 주기 편차 값을 일정시간 경과후 제로로 만들어 주는 방식이다.

제3도에 도시된 학습 제어 블록(14)은 감산기 회로(21), 가산기 회로(23), 특성조정용 증폭회로(25) 및 지연 회로(27)를 포함한다.

감산기 회로(21)는 속도 에러 검출기(12)로부터 제1입력 단자로 인가되는 속도 에러 값에서 제2입력 단자로 제공된 특성 조정용 증폭 회로(25)의 출력값을 감산한다. 감산기 회로(21)에서 두 값을 반복적으로 감산한 결과 값이 일정시간 경과 후 0이 될 때, 주기적인 주파수 신호의 주기 편차는 보상된 것이라 할 수 있다.

감산기 회로(21)의 출력은 PID 제어부(16) 및 가산기 회로(23)의 제1입력단자로 인가된다. 가산기 회로(23)의 제2입력 단자에는 지연 회로(27)의 최종 출력이 인가된다. 이들 두 값은 서로 합산된 다음, 다시 지연 회로(27)의 입력으로서 제공된다.

지연 회로(27)는 n개의 지연소자를 포함하며, 주파수 신호가 발생할 때마다 우측에서 좌측으로 한 단계씩 시프트된다. 이러한 지연 회로(27)는 지연기능에 의해 감산기 회로(21)의 제1 및 제2입력 단자로 인가되는 두 값들을 순서적으로 일치시켜 준다. 즉, 지연 회로(27)는 각각의 주파수 신호가 발생될 때마다 가산기 회로(23)에서 합산된 값을 우측에서 좌측으로 차례로 시프트한다. 지연 회로(27)의 최종 출력은 12개 주파수 신호의 발생 주기내 어느 시점에서 발생된 주파수 신호와 순서적으로 대응하는 관계를 갖는다. 이것은 지연 회로의 최종 출력이 이전의 주기적 주파수 신호들 중의 하나에 대응하는 값이기 때문이다.

특성조정용 증폭회로(25)는 지연수단(27)로부터 시프트된 출력을 사전결정된 상수, K로 나누어서 그 결과 값을 다시 감산기 회로(21)의 제2입력 단자로 제공한다. 따라서, 감산기 회로(21)는 주기적인 주파수 신호들간의 주기 편차를 반복적으로 보상할 수 있게 된다. 선행 기술에 따른 반복 학습 제어 블록(14)에서 상기 기술된 바와 같이 반복 처리된 결과는 궁극적으로 감산기(21)로부터 0으로서 출력되므로써 주기 편차가 보상되고 있다.

제4도 (a)는 모터가 일정 속도로 회전하며, 모터의 회전당 다섯 주파수 신호가 발생되며, 각각의 주기적인 신호들간의 주기 편차가 기준 속도 100을 기준으로 하여, +1, 0, -3, +4, -2로서 발생되는 경우를 예시하는 도면이다. 이러한 주기 편차 값은 회전 주기의 편차일 뿐이며 전체 평균값은 주기적으로 일정하다.

5개의 주기적인 주파수 신호의 편차에 대하여 선행 기술의 학습 제어 방식을 반복적으로 적용하면 각각의 편차에 대하여 감산기(21)의 최종 출력은 일정시간 경가과후 모두 0이 되므로써, 주파수 발생기(14)의 주기적 신호들간의 편차가 상쇄될 것이며, 궁극적으로 모터의 정밀한 속도 제어가 가능해질 것이다.

초기에, 속도 에러 검출기(12)로부터 제1의 주기 편차 +1이 주기적으로 감산기(21)의 제1입력 단자로 인가될 것이며, 제2입력 단자로는 지연 회로(27)로부터 0값이 인가될 것이다. 모터(2)가 회전할 때마다, 감산기(21)의 제1입력 단자로 주기 편차 +1이 주기적으로 제공되며, 제2입력 단자로는 이전의 주기 편차에 대하여 가산기(23), 지연 회로(27) 및 특성조정용 증폭회로(25)를 통하면서 처리된 어떠한 값이 반복적으로 인가될 것이다. 따라서, 반복적인 학습 제어의 결과로서, 감산기(21)의 출력은 0 값으로서 출력되므로써 주파수 신호의 주기 편차가 보상된다.

다른 제2 내지 제5의 각각의 주 기적인 편차 값 0, -3, +4, -2에 대하여도 상기와 같은 반복 학습 제어가 적용되며, 제1의 주기 편차값 +1에 대한 결과와 동일한 결과가 산출될 것이다.

이와같이 구성된 선행기술의 학습 제어 방법은 경우에 따라서는 제1도에 도시된 일반적인 모터 속도 제어 방법보다 저조한 결과를 얻게 된다.

즉, 모터가 외적 요인으로 속도가 변하여 오랜 기간 동안 일정한 주기적인 에러 편차가 지속되는 경우에는 그 시점에서의 평균 값으로 출력이 변환되어 사실상 속도 제어가 불가능해진다는 문제가 있었다.

제4도(b)에 도시된 바와 같이, 모터의 기준 속도가 100이라 할 때, 어떠한 요인으로 인하여 모터의 속도가 한동안 80을 기준으로 회전한다고 가정해보다.

제4도(a)와 마찬가지로 저하된 속도 80에 대한 주기 편차가 +1, 0, -3, +4, -2라면, 실제 기준 속도 100에 대한 주기 편차는 실질적으로 19, 20, 23, 16, 22가 될 것이다. 따라서, 반복 학습 제어처리 블록은 상기 각각의 주기 편차에 대하여 속도 제어 신호로서 20이라는 평균 출력을 발생하여야 할 것이다. 그러나, 저하된 속도 기준 값을 기준으로 모터가 상당 기간 회전되면, 학습 제어 블록(14)을 통해 보상된 속도 제어 출력 신호는 각각의 주기 편차 19, 20, 23, 16, 22에 대하여 모두 0 값을 출력한다. 즉, 저하된 속도 기준 값, 즉 80에 대한 주기 편차 보상이 실행될 뿐이다. 그 결과, 평균값 자체가 80으로 저하되고 고정되어 모터는 기준 속도에 도달되지 못하게 되어 정확한 모터 속도의 제어가 불가능해 진다.

같은 원리로 저주파로 변화하는 외란에 대하여 모터의 속도 제어를 정확히 하지 못한다는 담점을 가지고 있다.

그러므로, 본 발명의 목적은 외적 또는 내적 요인에 의한 모터 속도의 불완전한 속도 제어를 방지하는 개선된 반복 학습 제어 방식을 이용한 모터 속도 제어 장치 및 방법을 제공하는 것이다.

본 발명의 다른 목적은 모터의 주기적인 주파수 신호의 주기 편차를 보상할 수 있는 개선된 학습 제어 방식을 이용한 모터 속도 제어 장치 및 방법을 제공하는 것이다.

본 발명의 또 다른 목적은 변환된 모터 속도를 보상할 수 있는 개선된 학습 제어 방식을 이용한 모터속도 제어 장치 및 방법을 제공하는 것이다.

이러한 목적을 달성하기 위한 본 방명은, 특히 변화된 모토 속도를 보상하기 위하여 궁극적으로 보상된 주기 편차값과 각각의 주기 편차 값들을 평균화한 값을 관련시켜 최종의 속도 제어 신호로써 출력함으로써 모터의 정상적인 속도 제어를 가능하게 한 것이다.

이하, 본 발명은 첨부 도면을 참조하여 다음과 같이 상세히 설명될 것이며, 동일한 참조번호는 동일한 요소를 지칭하는 것으로 사용된다.

제5도 및 제6도를 참조하면 각기 본 발명에 따른 모터 속도 제어를 위한 디지탈 서보 시스템과 그 작동을 설명하는 플로우차트가 도시된다.

디지탈 신호 처리 장치(50)는 주파수 신호가 인가될 때마다 제6도에 도시된 인터럽트 루틴을 수행한다. 제5도에 도시되고 제6도에 도시된 바와 같이 실행되는 디지탈 신호 처리 장치 및 디지탈 신호 처리는 원-칩 마이크로컴퓨터를 이용하여 성취될 수 있다.

모터가 초기에 작동되어 정상속도에 도달하기까지 속도 편차값은 상당히 크다. 또한 VCR에 있어서, 모드 변경시 모터의 속도 편차값이 크게 발생할 수 있으며, 움직임 또는 진동에 의한 외란에 대해서도 속도 편차값이 크게 발생할 수도 있다. 이러한 큰 값의 속도 편차를 보상하는 것은 불합리하며 시간낭비만 초래할 뿐이다. 따라서, 이러한 문제를 제거하기 위하여 본 발명에 따른 비교부(13)는 속도 에러검출부(12)에서 생성된 속도 에러 값을 사전결정된 값과 비교한다. 기준 속도값과 비교된 속도 에러값이 사전결정된 범위, 예를 들면 5% 보다 크다면, 속도 에러값은 그대로 PID 제어부(16)로 인가된다. 그러나, 속도 에러값이 사전 결정된 범위보다 작다면, 속도 에러값은 본 발명에 따른 반복 학습 제어 블록(34)에서 먼저 처리된 다음 PID 제어부(16)로 인가된다.

제7도를 참조하면, 제5도에 도시된 개선된 반복 학습 제어 블록이 상세하게 도시되며, 제3도와 관련하여 기술된 구성과 작동의 상세한 설명은 생략하기로 한다.

본 발명의 개선된 반복 학습 제어 블록은 제3도에 도시된 학습 제어 블록과 더불어 지연 회로(27)내 각각의 지연 소자에 래치된 값을 합산하는 수단(33)과, 제2특성 조정용 증폭 회로(35)와, 평균화 회로(37) 및 가산기 회로(31)를 더 포함한다.

감산기 회로(21)의 제1입력 단자로 제공된 속도 에러값은 감산기(21)에서 일차적으로 보상된 출력을 발생하기 위하여 제2입력 단자로 인가되는 값에서 감산된다. 감산기 회로(21)에서 출력된 감산값은 가산기 회로(23) 및 (31)로 각기 공급된다. 가산기회로(23)는 제1입력 단자로 인가되는 감산기 회로(21)의 일차적으로 보상된 출력과 제2입력 단자로 인가되는 지연 회로(17)의 출력을 가산하여 지연회로(27)의 입력으로서 제공한다. 또한, 지연회로(27)로부터의 출력은 특성 조정 증폭 회로(25)에서 상수값 1/K을 곱하여 주기적인 주파수 신호의 주기 편차값으로서 감산기회로(21)의 제2입력단자로 제공된다.

지연 회로(27)는 N개의 지연 소자를 포함하며, 각각의 지연 소자는 시프트 레지스터를 포함할 수도 있다. 또한, 지연 소자는 각각의 지연 소자에 입력되는 어떠한 값을 적절히 래치할 수 있고, 다음 단의 지연 소자로 전달할 수 있는 어떠한 소자로도 구성할 수도 있다. 주파수 신호의 인가시마다, 제1 내지 제N의 각각의 지연 소자로부터 시프트되는 값은 가산기(33)에서 모두 합산되며, 이렇게 합산된 값은 주파수 특성 조정을 위한 증폭 회로(35)에서 상수 값 1/K과 곱해진다. 이 K값은 제1특성 조정용 증폭회로(25)와 동일한 값을 갖는다.

급속한 주기 편차의 보상은 불안정한 결과를 가져올 수 있으며, 완만한 주기 편차의 보상은 모터의 주기 편차에 의한 부정확한 속도 제어를 지속시킬 수 있다. 따라서, K값이 1로 접근하면 감산기(21)에서 감산되는 보정 양은 크고 계산 시간, 즉 최종적인 모터 제어 신호의 출력 시간은 빠르지만 전체적인 보정 특성은 나쁘게 되며, 반면에 K 값이 1보다 커지면 감산기(21)에서 감산되는 보정 양은 작으며, 계산 시간이 소요되지만 전체적인 보정 특성은 양호해진다. 본 발명에 따른 학습 제어 방식에서, 제1 및 제2증폭 회로(25) 및 (35)의 상수값 K는 많은 실험 결과 4 내지 10이 바람직하며, 가장 바람직하게는 8을 갖는다.

제2증폭 회로(35)의 출력은 평균화 회로(37)에서 N으로 나뉘어진다. N은 지연 소자의 수와 동일하다. 평균화 회로(37)에서 평균화된 값은 가산기(31)의 제2입력으로서 제공된다. 가산기(31)는 감산기(21)의 감산된 값과 평균화 회로(37)의 평균화된 값을 합산하여 합산된 값을 속도 제어 신호로서 PID 제어부(16)로 출력한다. 학습 제어 블록(34)의 출력값은 PID 제어부(16)에서 적절한 이득값이 곱해진 다음, D/A 변환부(도시안됨)를 통하여 모터 구동에 필요한 출력, 예로, PWM 출력으로 변환되어 증폭기(18)로 제공된다(제6도 참조).

모터가 일정속도로 회전할 때, 가산기 회로(31)의 제1입력 단자로 인가되는 값은 학습 제어 방식에 의해 반복적으로 보정된 감산기(21)의 출력값으로서 제로가 될 것이며, 가산기 회로(31)의 제2입력 단자로 인가되는 값은 본 발명에 따른 학습 제어 방식에 의해 반복적으로 산출된 값으로서, 역시 제로가 될 것이다. 그러나, 모터가 어떠한 요인에 의해 기준을 벗어난 속도로 회전할 때, 가산기 회로(31)의 제1입력 단자로 인가되는 최종 보정값은 제로가 되지만, 제2입력 단자로 인가되는 최종값은 제로가 아닌 다른 값을 갖게 될 것이다.

다시 제4도(b)를 참조하면, 주기적으로 발생되는 주파수 신호들간의 주기편차가 각기 19, 20, 23, 26, 22일 때, 초기에 제1의 주기 편차 19가 주기적으로 감산기(21)의 제1입력 단자로 인가되며, 계속하여 제2 내지 제5의 주기 편차 20, 23, 16, 22가 인가된다. 모터가 회전할 때마다 상기 값들은 주기적으로 감산기(21)의 제1입력 단자로 인가될 것이며, 그의 제2입력 단자로는 본 발명에 따라서 구성되고 실행되는 각기 대응하는 모터 속도 편차 값을 반복적으로 보상하는 값이 인가될 것이다. 결과적으로, 본 발명에 따른 반복적인 보상에 의해 저하된 속도 80의 경우에는 이를 보상하기 위하여 일정기간 경과후 가산기(31)의 제2입력 단자로 +20이라는 값이 인가될 것이다. 따라서, 가산기 회로(31)는 제1입력 단자와 제2입력 단자로 인가된 각각의 값을 한산한 ±20의 값을 모터 제어 신호로서 출력할 수 있다. 이러한 값을 가지는 모터 제어 신호에 의해 어떠한 요인에 의해 변속된 속도 범위가 보상될 수 있게 된다.

제8도는 선행기술의 학습 제어 블록(14)에 의한 주기적인 주파수 신호의 특성 곡선을 도시하며, 제9도는 본 발명의 개선된 학습 제어 블록(14)에 의한 주기적인 주파수 신호의 특성 곡선을 도시한다. O Hz 부근에서 일정하게 발생되는 외란이 PID 제어 블록으로 전달됨을 알 수 있다. 두 도면에서, 실선은 본 발명에 따른 K 값을 적용한 경우의 보상 특성이며, 일점 쇄선은 4의 K 값을 적용한 경우의 보상 특성을 나타낸다.

그러므로, 이상에서 설명된 바와 같이, 본 발명의 개선된 반복 학습 제어 방식을 이용한 모터 속도 제어 장치는 모터의 속도 에러와 함께 주기적으로 발생되는 대응하는 주파수 신호들간의 주기 편차도 보상하므로 모터의 정밀한 속도 제어가 가능하다.

Claims (12)

1. 모터(2)의 회전 속도를 제어하는 장치에 있어서, 상기 모터를 구동시키는 구동 수단(18)과; 상기 모터의 회전 속도에 대응하는 주기적인 주파수 신호를 발생하는 수단(4)과; 상기 모터의 회전 속도를 나타내는 주기적인 주파수 신호와 기준 속도에 대응하는 기준 주파수 신호와의 차를 상기 모터의 속도 에러 신호로서 검출하는 수단(12)과; 상기 주기적인 주파수 신호들간의 주기 편차를 보상하여 보상된 주기 편차 신호를 상기 모터 속도 에러 신호와 가산하여 모터 속도 제어 신호로서 출력하는 반복 학습 제어 수단(34)과, 상기 속도 에러 신호가 사전결정된 범위내에 있는지의 여부를 판단하여 상기 속도 에러 신호를 상기 반복 학습 제어 수단으로 제공하는 수단(13)과; 상기 반복 학습 제어 수단의 속도 제어 신호에 이득값을 취하여 상기 구동수단으로 전달하는 PID 제어수단(16)을 포함하는 것을 특징으로 하는 모터의 회전 속도 제어 장치.
2. 제1항에 있어서, 상기 반복 학습 제어 수단(34)은 : 상기 속도 에러 검출 수단(12)으로부터 그의 제1입력 단자로 인가되는 상기 속도 에러 신호와 그의 제2입력 단자로 인가되는 신호와의 차를 계산하여 일차 보상 값을 생성하는 감산기 회로(21)와; 다수의 지연 소자를 포함하며, 상기 주기적인 주파수 신호의 편차값을 수신할 때마다 다음 단의 지연소자로 시프트시키는 지연 수단(27)과; 상기 감산기 수단(21)의 출력과 상기 지연 수단(27)의 출력을 합산하여 상기 지연 수단의 입력으로서 제공하는 제1가산기 회로(23)와; 상기 각각의 지연 소자의 값을 모두 합산하는 제2가산기 회로(33)와; 상기 제2가산기(33)에서 합산된 값을 사전결정된 값(1/K)으로 곱하는 제2특성 조정 증폭 수단(35)과; 상기 제1특성 조정 증폭 수단(35)의 출력 값을 평균하는 평균화 수단(37)과; 상기 감산기(21)의 출력과 상기 평균화 수단(37)의 출력을 합산하여 상기 모터의 속도 제어 신호로서 출력하는 제3가산기 수단(31)과; 상기 지연 수단으로부터 출력되는 상기 지연된 주기적 주파수 신호의 편차값을 상기 제1도 증폭수단(35)의 사전결정된 값과 동일한 값으로 곱하며, 그 결과 값을 상기 제1감산기 수단(21)의 제1입력 단자로 제공하는 제2특성 조정용 증폭 수단(25)을 포함하는 것을 특징으로 하는 모터 속도 제어 장치.
3. 제2항에 있어서, 상기 지연 수단(27)의 각각의 지연 소자는 상기 제1가산기 회로(23)의 출력이 인가될 때마다 래치된 각각의 값을 시프트하므로써, 상기 지연 수단(27)의 상기 출력은 상기 주파수 발생기(4)로부터 발생되는 주기적인 주파수 신호와 순서적으로 대응되는 것을 특징으로 하는 모터 속도 제어 장치.
4. 제2항에 있어서, 상기 지연 수단은 각각의 지연 소자에 입력되는 값을 순차적으로 래치하는 시프트 레지스터를 포함하는 것을 특징으로 하는 모터 속도 제어 장치.
5. 제2항에 있어서, 상기 평균화 수단(37)은 상기 제2증폭 수단(35)의 출력값을 상기 지연 회로(27)의 지연 소자의 수로 나누며, 상기 지연 소자의 수는 상기 모터(2)의 일회전당 발생되는 주파수 신호의 수와 동일한 것을 특징으로 하는 모터 속도 제어 장치.
6. 제1항에 있어서, 상기 판단 수단(13)의 사전결정된 범위는 모터가 진동 또는 움직임 없이 정상 속도에서 동작할 때 발생되는 기준 속도값에 대한 속도 에러 값의 허용 범위를 나타내는 것을 특징으로 하는 모터 속도 제어 장치.
7. 모터의 회전시 발생되는 주기적인 주파수 신호에 응답하여 주기적인 속도 에러 값을 검출하며, 상기 주기적으로 대응하는 주파수 신호들간의 주기 편차를 보상하여 모터의 속도 제어 신호로서 출력하는 모터 속도 제어 방법에 있어서, 상기 속도 에러 값과 상기 주기적인 주파수 신호의 주기 편차 값과의 차를 계산하여 일차 보상 주기 편차값을 생성하는 단계와; 상기 일차 보상된 주기 편차 값과 상기 주기적인 주파수 신호의 주기 편차값을 합산하는 단계와; 상기 주기 편차 값이 새로이 인가될 때마다 상기 각각의 주기 편차 값을 차례로 시프트시키는 지연 단계와; 상기 시프트되는 각각의 주기 편차 값을 모두 합산하는 단계와; 상기 합산된 값에 기설정 값을 곱하는 단계와; 상기 곱해진 값을 평균화하는 단계와; 상기 평균화된 값과 상기 일차 보상 값을 합산하여 상기 모터 속도 제어 신호로서 출력하는 단계와; 상기 시프트되는 주기 편차 값을 상기 기설정 값과 동일한 값으로 곱하여, 그 결과 값을 상기 일차 보상값을 계산하는데 필요한 주기 편차 값으로 제공하는 단계를 포함하는 것을 특징으로 하는 모터 속도 제어 방법.
8. 제7항에 있어서, 상기 지연 단계는 상기 주기적으로 대응하는 주파수 신호들간의 발생 순서를 일치시키는 단계인 것을 특징으로 하는 모터 속도 제어 방법.
9. 제7항에 있어서, 상기 평균화 단계는 상기 곱셈된 값을 상기 주기적인 주파수 신호의 갯수로 나누는 단계인 것을 특징으로 하는 모터 속도 제어 방법.
10. 제7항에 있어서, 상기 차 값을 계산하는 단계 이전에 상기 속도 에러 값이 사전 결정된 범위 내에 있는가의 여부를 판단하는 단계를 더 포함하는 것을 특징으로 하는 모터 속도 제어 방법.
11. 제10항에 있어서, 상기 판단 단계의 결과 상기 속도 에러 값이 상기 사전결정된 범위내에 있을 때 상기 단계들을 수행하며, 상기 사전결정된 범위를 벗어났을 때 상기 속도 에러값을 직접 상기 속도 제어 신호로서 출력하는 것을 특징으로 하는 모터 속도 제어 방법.
12. 제10항에 잇어서, 상기 사전결정된 범위는 모터가 진동 또는 움직임 없이 정상 속도로 작동할 때 발생되는 기준 속도값에 대한 속도 에러값의 허용 범위를 나타내는 것을 특징으로 하는 모터 속도 제어 방법.