JPH0454884A

JPH0454884A - デジタル櫛形フィルタ

Info

Publication number: JPH0454884A
Application number: JP2162715A
Authority: JP
Inventors: Yoshiaki Kosaka; 高坂　吉昭
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1990-06-22
Filing date: 1990-06-22
Publication date: 1992-02-21
Anticipated expiration: 2014-07-05
Also published as: EP0465015A1; JP2914725B2; DE69114775D1; EP0465015B1; KR950005179B1; US5321643A; DE69114775T2; KR920001832A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）この発明は、例えばビデオテープレコーダの回転磁気ヘ
ッドの回転速度及び位相を制御するドラム制御装置に用
いられるデジタル櫛形フィルタに関する。

（従来の技術）家庭用ビデオテープレコーダには、回転磁気ヘッドの回
転速度及び回転位相を所望の状態に制御するためにいわ
ゆるドラムサーボが設けられている。

回転磁気ヘッドを搭載した回転シリンダは、ドラムモー
タにより回転駆動される。このドラムモ−タには、その
回転速度に比例した周波数の信号（以下ＦＧ倍信号いう
）を発生する周波数発電機（ＦＣ）とその回転位相が所
定の位相に達したときパルス（以下ＰＧ倍信号いう）を
発生するパルス発生器（ＰＧ）とが設けられている。こ
れらのＦＧ倍信号びＰＧ倍信号監視して、その誤差成分
を用いてドラムモータの駆動電流を制御することにより
、回転磁気ヘッドの回転速度及び位相が制御されている
。つまり、速度制御は、ＦＧ倍信号周期が予め設定した
目標値となるようにドラムモータの回転速度を制御し、
位相制御は、ＰＧ倍信号基準信号に対して所定の位相関
係となるようにドラムモータの回転位相を制御している
。

ところで、周波数発電機は、ドラムモータの回転軸に部
品が取り付けられているために、取り付は誤差、回転軸
の偏心、モータの界磁等の影響により、発生する信号の
振幅や位相が一定とならない。いわゆるＦＧむらが生じ
る。

これにより、実際には、ドラムモータの回転数が一定で
あるにもかかわらず、ＦＧ倍信号周波数が一定となるよ
うにサーボが働き、逆にドラムモータの回転数を変動さ
せてしまうという現象を生じる。

この問題を解決する方法として、前記ＦＧむらの要因で
ある取り付は誤差、回転軸の偏心、モータの界磁に起因
するドラムモータの回転数の整数倍成分を除去する制御
方式が、テレビジョン学会技術報告（第１２巻第１７号
）で発表されている。

第２図は、ドラムモータの回転数の整数倍成分を除去す
るデジタル櫛形フィルタである。５０は被制御手段であ
り、例えばドラムモータであり、周波数発電機を備える
。この周波数発電機からのＦＧ倍信号、パルス検出器５
１に入力され波形整形されて出力される。パルス検出器
５１からのパルス列は、周期計Δか１器５２に入力され
る。周期計測器５２では、入力パルスの目標周期と、実
際に人力したパルスの周期との差を表す差信号を得る。

この差信号は、減算器５３に入力されて偏差信号が減算
される。偏差信号は、以下のように作成されている。即
ち、減算器５３からの出力信号は、加算器５４に入力さ
れる。この加算器５４は、減算器５３の出力信号と累積
信号との加算を行い、その出力を累積部５５に供給する
。累積部５５は、例えば、レジスタ５５ａ〜５５ｄが直
列接続されている。この例では、ドラムモータの１回転
で例えば４つのＦＧ倍信号得られることを想定しており
、このＦＧ倍信号各周期それぞれの目標値からの差分を
各レジスタに格納できるようになっている。

最終段のレジスタ５５ｃの出力は、係数器５６を介して
先の偏差信号として出力され、減算器５３に入力される
。係数器５６における係数には、ＯＡＫ＜　１の範囲で
ある。

周期計測器５２において、各周期を表すデータが目標値
と等しい場合は、周期計測器５２からの差信号は得られ
ない、つまり“Ｏａである。

例えば、第１番目に計測した周期が目標値からずれてい
れば、その差信号が得られる。今、レジスタ５５ｃに格
納されているデータがＯであるとすると、減算器５３か
らは、その差信号の値はそのまま出力される。このとき
は、ＦＧむらはなくならない。しかし、次の回転周期で
は、第１番目の計測計測結果から得られた差信号に対し
ては、レジスタ５５ｃに格納されているデータに係数が
掛けられて出力されるので、減算器５３から出力される
差信号の値は低減される。このように、毎周期、差信号
の値が低減されて、結局差信号は０となる。つまり、定
常的に生じているＦＧむらが除去された出力信号が被制
御手段５ｏに与えられることになる。

しかし、外乱等により生じた回転むらは、差信号として
出力されるので、このむらを抑えるように被制御手段５
０に対する制御信号が与えらることになる。

（発明が解決しようとする課題）上記したデジタル櫛形フィルタにおいて、乗算器５６の
係数値を十分小さくした場合、低域での利得特性の低下
の程度を軽くすることが可能である。しかし、モータの
起動時等の初期状態においては、ＦＧむらを検出して除
去するまでの応答時間が長くなるという問題がある。

応答時間を速くするには、乗算器５６の係数を大きくす
るとよい。しかし、このようにすると、低域つまり直流
に近い外乱に対する補償利得特性が低下するという問題
がある。

そこでこの発明は、低域での利得特性が低下することな
く、応答特性も速くなるようにしたデジタル櫛形フィル
タを提供することを目的とする。

［発明の構成］（課題を解決するための手段）この発明は、入力パルスが供給され、このパルスの目標
周期と実路の周期との差を現す差分信号を出力する周期
計測手段と、前記差分信号から第１の偏差信号を減算し
て第１の出力信号を得る減算器と、前記第１の出力信号
と第１の累積成分とを加算する第１の加算器と、前記第
１の加算器で得られた出力をラッチして前記第１の累積
成分を得る第１の記憶手段と、前記第１の記憶手段から
出力された第１の累積成分に係数Ｋ　（０＜Ｋ＜１）を
乗算して前記第１の偏差信号を出力する第１の乗算器と
、前記第１の出力信号と第２の累積信号を加算する第２
の加算器と、この第２の加算器で得られた出力をラッチ
して前記第２の累積成分を得る第２の記憶手段と、この
第２の記憶手段から出力された前記第２の累積成分に係
数Ｌ（Ｌ−Ｋ　／　ｍ　）を乗算した第２の偏差信号を
出力する第２の乗算器と、前記第２の偏差信号と前記第
１の出力信号とを加算する第３の加算器とを備えるもの
である。

（作　用）上記の手段により、第２、第３の加算器、記憶手段、第
２の係数器の働きにより直流に近いＦＧむらに対する利
得特性が改善され、これに伴いその前段のフィルタの第
１の係数器における係数を大きくして応答速度を速くす
ることができる。

（実施例）以下、この発明の実施例を図面を参照して説明する。

第１図はこの発明の一実施例である。１１は、例えばビ
デオテープレコーダのドラムモータであり、このモータ
の回転速度は、周波数発電機１２から出力されるＦＣ信
号により判断することができる。ＦＧ倍信号、波形整形
回路１３で波形整形され、周期データ発生器１４に入力
される。周期データ発生器１４は、ＦＣ信号の周期に対
応した値のデジタルデータを出力し、このデータは、周
期計測器１５に入力される。周期計ｉｌＮ器１５は、入
力されるＦＧ倍信号パルス列の周期がそれぞれ目標値で
あるかどうかを検出し、その差信号を出力する。

この差信号は、減算器１６に入力され、偏差信号が差し
引かれる。減算器１６の出力は、加算器１７に入力され
る。加算器１７は、レジスタ２１からの累積信号と減算
器１６の出力とを加算し、その結果をレジスタ１８に入
力する。レジスタ１８の出力は、レジスタ１９．２０．
２１と転送される。その転送タイミングは、ＦＣ信号の
周期に同期している。この実施例の場合、ドラムモータ
の１回転につき４個のＦＧ信号パルスが得られるように
構成されている。

レジスタ２１の出力は、係数器２２に入力され、係数Ｋ
　（０＜Ｋ＜１）が掛けられ、偏差信号として先の減算
器１６に入力される。

減算器１６の出力信号は、さらに加算器２５と加算器２
８に供給される。加算器２６では、加算器１６からの出
力信号とレジスタ２６からの累積成分が加算され、その
加算結果は、再度レジスタ２６に入力される。

レジスタ２６の出力は、係数器２７に入力されてＬ倍（
Ｌ−に／４）されて偏差信号として加算器２８に入力さ
れる。加算器２８では、この偏差信号と、先の減算器１
６からの出力信号との加算処理を行い、その結果を合成
器２９に人力する。

合成器２９では、加算器２８からの信号と別系統の位相
制御信号とを加算してアナログ信号に変換し、駆動回路
３０に入力する。駆動回路３０の出力は、ドラムモータ
１１の駆動信号として用いられる。

櫛形フィルタの前段にオフセットの重畳された差信号が
入力されると、そのオフセット量は、各周期（この例で
は、ドラムモータ１回転に付き４つのパルス周期がある
）に対応するレジスタには、それぞれオフセット成分が
順次蓄積されることになる。この蓄積されたオフセット
成分は、減算器１６において元の信号から引き算される
ので、結局、減算器１６の出力には各周期のオフセット
を無くした出力信号が得られる。

この動作と同時に、後半のフィルタ部では入力されたオ
フセット分が、加算器２５において、累積成分と加算さ
れ、その結果は、係数器２７でに７４倍されて加算器２
８に入力され、入力信号の直流分を維持することになる
。

ここで、全体の系統の直流利得を１とするためには、前
半と後半の櫛形フィルタ部の時定数を一致させる必要が
ある。

この条件を満足するためには、係数器２２の係数をＫ　
（０＜Ｋ＜１）　、レジスタをｍとすると、後半のフィ
ルタ部の係数器２７の係数りは、Ｌ−Ｋ　／　ｍに設定
される。

このときのフィルタの伝達関数は、となる。

第３図（Ａ）、（Ｂ）は、従来のデジタル櫛形フィルタ
の利得時−周波数特性と、位相−周波数特性を示してお
り、第３図（Ｃ）と（Ｄ）はこの実施例による利得時−
周波数特性と、位相−周波数特性を示している。

この特性の比較からもわかるように、この実施例による
デジタル櫛形フィルタの方が、低域における直流利得を
一定に維持していることが理解できる。

この結果、この実施例によるデジタル櫛形フィルタを使
用することにより、直流的な外乱が制御系へ入力しても
、その外乱を抑圧することができ、制御系に直流的オフ
セットが生じることがない。

そして、直流利得が補償されることにより、前段のフィ
ルタの積分係数を１に近付けることができ、ＦＧむらの
大きい場合でもＦＧむらの除去速度を速くすることがで
きる。

上記の実施例では、ビデオテープレコーダのドラムモー
タの制御系に適用した例を説明したが、この発明はこの
実施例に限定されるものではなく、ターンテーブル等各
種の回転体制御系統に用いることができる。

［発明の効果］以上説明したようにこの発明は、低域での利得特性が低
下することなく、応答特性も速くすることができる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す構成説明図、第２図
は従来のデジタル櫛形フィルタを示す図、第３図は第１
図と第２図のフィルタの周波数特性を説明するために示
した周波数特性図である。１１・・・ドラムモータ、１２・・・周波数発電機、１
３・・・波形整形回路、１４・・・周期データ発生器、
１５・・・周期計測器、１６・・・減算器、１７．２５
．２８・・・加算器、１８〜２１．２６・・・レジスタ
、２２．２７・・・係数器、２９・・・合成器、３０・
・・駆動回路。；咋型尋回置こ兵

Claims

【特許請求の範囲】入力パルスが供給され、このパルスの目標周期と実際の
周期との差を現す差分信号を出力する周期計測手段と、前記差分信号から第１の偏差信号を減算して第１の出力
信号を得る減算器と、前記第１の出力信号と第１の累積成分とを加算する第１
の加算器と、前記第１の加算器で得られた出力をラッチして前記第１
の累積成分を得る第１の記憶手段と、前記第１の記憶手
段から出力された第１の累積成分に係数Ｋ（０＜Ｋ＜１
）を乗算して前記第１の偏差信号を出力する第１の乗算
器と、前記第１の出力信号と第２の累積信号を加算する第２の
加算器と、この第２の加算器で得られた出力をラッチして前記第２
の累積成分を得る第２の記憶手段と、この第２の記憶手
段から出力された前記第２の累積成分に係数Ｌ（Ｌ＝Ｋ
／ｍ）を乗算した第２の偏差信号を出力する第２の乗算
器と、前記第２の偏差信号と前記第１の出力信号とを加算する
第３の加算器とを具備したことを特徴とするデジタル櫛
形フィルタ。