JPH01126182A - モータの回転速度制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は速度信号の周期を計測して、基準値からの誤差
データをディジタル値で出力する速度誤差検出器を備え
たモータの回転速度制御装置に関するものである。

従来の技術 第６図は家庭用ビデオテープレコーダのキャプスタン速
度制御系の代表的な機能ブロンクダイアグラムを示した
ものである。第６図において、キャプスタンモータ１に
連結された周波数発電機２からは、第７図Ａに示すよう
な交流信号が出力されるが、この交流信号はキャプスタ
ンモータ１の回転速度に依存した繰り返し周期を有して
おり、ＦＣ信号増幅器３によって第７図Ｂに示すような
方形波にまで増幅されて波形整形される。さらに、逓倍
回路４において、第７図Ｂの信号波形から第７図Ｃの信
号波形が作りだされて速度誤差検出器５に送られる。一
方、速度誤差検出器５では第７図Ｃの信号波形のリーデ
ィングエツジ（前縁）がら次のリーディングエツジまで
の周期がカウンタ等によってディジタル的に計測され、
固定基準値からの誤差データが出力される。この誤差デ
ータは、ディジタルフィルタ６によって周波数領域のゲ
イン補償が行なわれたうえで、Ｄ−Ａコンバータ７に供
給され、Ｄ−Ａコンバータ７の出力はキャプスタンモー
タ１を駆動するためのモータ駆動回路８に供給される。

したがって、第６図に示したブロックはキャプスタンモ
ータ１を定速回転させるための閉ループ速度制御系を構
成している。また、第６図の装置において、逓倍回路４
は速度制御系の応答性を改善するために使われている。

すなわち、キャプスタンモータの回転速度は、第７図Ｃ
の信号波形のリーディングエツジが到来するごとに、前
回のリーディングエツジの到来時点からの速度変化分の
平均値として計測される（一般に移動平均と呼ばれる）
が、逓倍回路４を用いない場合には第７図Ｂの信号波形
のリーディングエツジ間を計測することになり、計測イ
ンターバルが長くなって制御系の応答特性が悪化する。

これを解消するには、周波数発電８！１２の出力周波数
を高くすればよいが、機械的な加工精度の問題から限界
があった。このため、周波数発電機の出力を電気的に逓
倍する方法が多用されている。

ところで、家庭用ビデオテープレコーダのキャプスタン
モータとしてはダイレクトドライブ形式のものが多用さ
れ、その場合にはモータ自身が発生する一回転中のトル
クリップルがしばしば問題になる。これは、キャプスタ
ンモータの負荷トルクが変動しなかったとしても、発生
トルクの変動によって回転速度の変動をきたすもので、
モータの回転むらの一要因になっている。このトルクリ
ップルは周期的に発生するため、その影響を除去するの
に、たとえば、「中野他、′繰り返し制御系の理論と応
用”、システムと制御、　　ｖｏｌ、３０゜ｌｋｌ、−
ｐｐ、３４〜４１．１９８６　Ｊで紹介されているよう
な繰り返し制御（学習制御と呼ばれる場合もある）が有
効であるといわれている。第８図は第６図の制御系に繰
り返し制御方式を適用したもので、−方の入力端に速度
誤差検出器５からの速度誤差データが供給される加算器
９と、逓倍回路４の出力信号のリーディングエツジが到
来するごとにカウントアツプし、キャプスタンモーター
が一回転ず・るとカウント値が一巡するリングカウンタ
ー０によって特定のアドレスが選択されて、その出力デ
ータが前記加算器９゛の他方の入力側に供給されるデー
タメモリー１によって、繰り返しコントローラと呼ばれ
るブロックが構成されている。なお、前記加算器９の出
力データはディジタルフィルタ６に供給されるとともに
、前記データメモリの特定アドレスに格納される。

操り返しコントローラ部分だけを、むだ時間要素を用い
てブロック表現すると第９図に示すようになり、前記リ
ングカウンター０の一巡の周期をＬとすると、繰り返し
コントローラ部分の伝達間数Ｇｒは次式で与えられる。

Ｇｒ（Ｓ）−□　　　　　　・・・・・・（１）−ｅ−
５Ｌ なお、Ｓはラプラス演算子であり、（１１式から次式を
満たす角周波数ωｋにおいて伝達関数の周波数ゲイン特
性が実質的に無限大となる。

ωに一２πに／Ｌ、　（に＝０．１，２．・・・・・・
）　・・・・・・（２）定性的には、速度誤差検出器５
から出力される誤差データの周期的変動成分がすべてデ
ータメモ１Ｊ１１に吸収されて、データメモリ１１によ
る速度誤差検出器５の肩代わりが行なわれたとき、キャ
プスタンモータｌの回転速度変動のうち、（２）式を満
足する周波数成分の変動はなくなって、速度誤差検出器
５の出力データの値が０となる。

このように、第８図に示した回転速度制御装置は、トル
クリップルなどの、周期的に発生する速度変動要因の影
響を相殺するのにきわめて効果的である。

発明が解決しようとする問題点 さて、第１０図は第８図の装置のキャプスタンモータ１
の回転速度変動の時間応答特性図で、モータの起動後に
繰り返しコントローラの動作を開始させてから、キャプ
スタンモータ１の回転速度変動の推移の模様をプロット
したものである。第１０図の時刻ｔＱ、ｔｌ、ｔ２．ｔ
３の間の時間間隔はいずれもキャプスタンモータ１の一
回転周期に等しく、時刻ｔｏから時刻ｔ１までは第８図
の速度誤差検出器５によって計測された誤差データが次
々とデータメモリ１１に格納されていく期間であり、誤
差データの取り込み過程といえる。

時刻ｔ１から時刻ｔ２まで、時刻ｔ２から時刻ｔ３まで
、あるいはそれ以降はデータメモリ１１に格納された誤
差データの周期パターンが速度誤差検出器５の出力を加
味して修正されていく学習過程といえる。また、第１０
図の例では２回の学習過程を含む３回転周期の後に速度
変動が最小値に収束している。

ところで、ｆｉｌ、　ｆ２１式からもわかるように、繰
り返しコントローラを用いたフィードバック型の速度制
御系は、キャプスタンモータ１の１回転の整数倍の周波
数の周期性を有する外乱に対してきわめて高い抑制効果
を有しているが、その反面、制御系の応答周波数の上限
におけるゲイン余裕や位相余裕の喪失による系の不安定
化の問題や、周期性を有さない外乱に対する制御特性の
悪化などの不都合を存している。

これらの不都合を解消するには、ゲイン余裕や位相余裕
を確保するための補償フィルタの追加もさることながら
、短い時間で速度変動を最小値に収束させることによっ
て、できるかぎり早期に繰り返しコントローラを制御系
から切り離すことが重要な問題となってくる。望ましく
は何らかの方法によって第１０図の時刻ｔ１から時刻ｔ
３にかけての学習過程が排除でき、なおかつ時刻ｔ３以
降の回転変動の収束状態が時刻ｔ１以降に実現できれば
、短い時間で速度変動を最小値に収束させることができ
るだけでなく、ゲイン余裕や位相余裕を確保するための
補償フィルタは不要となる。

つまり、時刻ｔｏから時刻ｔ１にかけての取り込み過程
や、繰り返しコントローラが制御系から切り離せた段階
では、もとの制御系の周波数特性は何ら損なわれること
はない。

問題点を解決するための手段 前記した問題点を解決するために本発明のモータの回転
速度制御装置では、アドレスが平均速度の計測区間に応
じて選択され、前記アドレスに前記平均測定値に基づい
た区間データが格納されるデータメモリと、平均速度計
測手段からの出力と基準値と前記区間データの値を加算
して誤差データを出力する誤差検出手段と、各計測時点
における平均測定値とそれ以前の測定値から前記計測時
点以後に反映させる出力値を推定して推定誤差データと
して出力する速度誤差推定手段と、前記推定誤差データ
に基づいて前記モータを駆動する駆動手段を備えている
。

作用 本発明では前記した構成によって、短い時間で速度変動
を最小値に収束させることが可能なモータの回転速度制
御装置を実現できる。

実施例 以下、本発明の一実施例のモータの回転速度制御装置に
ついて図面を参照しながら説明する。

第１図はモータの回転速度制御装置のブロックダイアダ
ラムを示したものであり、第８図と同一のブロックは同
一図番にて示されている。第１図の装置では、ＦＧ信号
増幅器３の出力信号のリーディングエツジが到来するご
とにカウントアツプし、キャプスタンモータ１が一回転
したときにそのカウント値が一巡するリングカウンタＩ
Ｏと、逓倍回路４の出力信号のリーディングエツジが到
来するごとにその区間内の基準クロックの個数をカウン
トすることにより、周期ごとのインターバルを計測して
前記計測区間における平均測定値として出力するカウン
タ２０と、前記カウンタ２０の出力が一方の入力端に供
給され、その出力が誤差データとして第１メモリ３１に
供給される第１加算器２１と、複数のアドレスを有し、
そのアドレスが前記リングカウンタ１０の出力によって
切り換えられるデータメモリ１１と、あらかじめ用意さ
れた固定基準値を出力する基準値発生器１５からの出力
と、前記データメモリ１１の特定アドレスの区間データ
を加算して前記第１加算器２１の他方の入力側に供給す
る第２加算器２２と一１前記第１加算器２１の出力が一
方の入力側に供給された第３加算器２３と、前記データ
メモリの区間データの符号を反転して前記第３加算器２
３の他方の入力側に供給する補数器２４と、データ判別
のために前記第３加算器２３の出力が供給されるととも
に、タイミング判別のために前記ＦＣ信号増幅器３と前
記逓倍回路４の出力が供給され、前記第１加算器２１の
出力データを前記データメモリ１１に格納するかどうか
を判別する判別器２５を備えている。前記第１メモリ３
１の出力データは第２メモリ３２および予測器３３に供
給され、前記予測器３３の出力データはディジタルフィ
ルタ６に供給されている。また、前記第１メモリ３１と
前記第２メモリ３２および前記予測器３３によって速度
誤差推定ブロック３０が構成されている。なお、第１加
算器２１に減算を行なわせるために基準値発生器１５か
らはマイナスの基準値データが供給されるものとする。

以上のように構成されたモータの回転速度制御装置につ
いて、第１図のブロック構成図と第２図に示したタイミ
ングチャートをもとに、まず最初に速度誤差推定ブロッ
ク３０の動作を考慮しない場合について、すなわち、第
１加算器２１からの誤差データがそのままディジタルフ
ィルタ６に供給されるものとして、その動作を説明する
。ここに、第２図ＡはＦＣ信号増幅器３の出力信号波形
、第２図Ｂは逓倍回路４の出力信号波形、第２図Ｃはリ
ングカウンタ１０のカウント値の推移を示し、第２図り
はデータメモリ１１に格納されるオフセット値の推移を
示したものである。

なお、キャプスタンモータ１が一回転する間に周波数発
電機２がｐサイクルの出力信号を発生するものとし、リ
ングカウンタ１０のカウント値はＯから（ｐ　−１）ま
で変化し、データメモリ１１はｐ個のメモリセルを有し
ているものとする。

第２図の時刻ｔｏが到来すると、リングカウンタ１０の
カウント値は０となり、データメモリ１１の０番地に格
納されている区間データが選択され、第２加算器２２に
よって基準発生器１５からの基準値データとの加算が行
なわれて、その結果が第１加算器２１に供給される。一
方、カウンタ２０によって時刻ｔ１までに計測されたキ
ャプスタンモータｌの平均速度誤差データと前記第２加
算器２２の出力データが第１加算器２１によって加算さ
れて、その結果が誤差データとしてディジタルフィルタ
６に供給されるとともに第３′加算器２３１判別器２５
にも供給される。第３加算器２３では、この誤差データ
と、補数器２４によって符号反転された区間データとの
加算が行なわれ、加算結果が誤差データをデータメモリ
１１の０番地に格納するための判別データとして判別器
２５に供給される。ここで、基準発生器１５から供給さ
れる基準値を（−Ｒｓ）、時刻ｔ１以前にデータメモリ
１１の０番地に格納されている区間データをＤＯ，カウ
ンタ２０のカウント値をＮＯとすると、誤差データの値
ＥｒＯは次式によって導出される。

Ｅｒ　０＝ＮＯ−（Ｒｓ−Ｄｏ）　　　　　−（３１ま
た、第３加算器２３による加算結果ＣＯは、ＣＯ瓢Ｅｒ
０−ＤＯ 寓Ｎｏ−Ｒ５・・・・・・（４） すなわち、第１加算器２１からは真の誤差量にデータメ
モリ１１の０番地に格納されている区間データを加算し
たものが誤差データＥｒＯとして出力され、第３加算器
２３からは真の誤差量ＣＯに相当するデータが出力され
る。この真の誤差量ＣＯがあらかじめ定めた範囲を越え
ていれば、時刻ｔ２が到来した後に、判別器２５によっ
て誤差データＥｒＯが区間データとしてデータメモリ１
１の０番地に格納される。

時刻ｔ２が到来すると、カウンタ２０は時刻ｔ１から時
刻ｔ２までの新たなカウント値Ｎ１を出力するが、リン
グカウンタ１０のカウント値はＯのまま変化せず、次式
で与えられる誤差データＥｒｌが第１加算器２１から出
力される。

Ｅ　ｒ　１　＝Ｎ　１−　（Ｒｓ−Ｄ　Ｏ）　　　　−
−ｆ５１時刻ｔ３が到来すると、リングカウンタ１ｏの
カウント値は１となり、データメモリ１１の１番地に格
納されている区間データが選択される。時刻ｔ３以前に
データメモリエ１の１番地に格納されている区間データ
をＤｌとし、カウンタ２０のカウント値をＮ２とすると
、誤差データの値Ｅｒ２は次式によって導出される。

Ｅｒ２＝Ｎ２−　（Ｒｓ−ＤＩ）　　　　−・−（６１
また、第３加算器２３による加算結果Ｃ１は、Ｃ１−Ｅ
ｒ２＋ＤＩ ＝Ｎ　２−Ｒｓ　　　　　　　　　　・・・・・・（７
）真の誤差３１ｃ１があらかじめ定めた範囲を越えてい
れば、時刻ｔ４が到来した後に、判別器２５によって誤
差データＥｒ２がこの区間の区間データとしてデータメ
モリ１１の０番地に格納される。

第２図の時刻ｔ１の時点からキャプスタンモータＩが一
回転して、時刻ｔｌｌが到来すると、リングカウンタ１
０のカウント値は再び０となり、時刻ｔ２が到来した後
にデータメモリ１１のＯ番地に格納された区間データＢ
ｒＯが選択される。

この時点のカウンタ２０のカウント値をＮ　（２Ｐ）と
すると、誤差データの値Ｅｒ　（２Ｐ）は次式によって
導出される。

Ｅｒ（２Ｆ）＝Ｎ（２Ｆ）−（Ｒｓ−Ｅｒａ）　　＝・
・＝Ｉ８１また、第３加算器２３での加算結果Ｃ（２Ｐ
）は、Ｃ（２Ｐ）　＝　Ｅ　ｒ　（２Ｐ）　−Ｅ　ｒ　
０−Ｎ　（２Ｐ）　−Ｒｓ　　　　　　　　　　　　−
・・・ｆ９１真の誤差ｆｉ　Ｃ（２Ｐ）があらかじめ定
めた範囲を越えていれば、これまでと同様に、判別器２
５によって誤差データＥ　ｒ　（２Ｐ）がこの区間の区
間データとしてデータメモリ１１のθ番地に格納される
。

結局、第１図に示したモータの回転速度制御装置におい
ても、第１加算器２１．第２加算器２２゜第３加算器２
３２判別器２５．リングカウンタ１０、データメモリ１
１によって第８図の装置と同じ効果が得られる繰り返し
コントローラが構成されており、キャプスタンモータ１
が周期的な回転速度の変動要因を有していたとすると、
データメモリ１１から出力される区間データはリングカ
ウンタ１０のカウント値の変化に応じて第２図Ｃのよう
に周期的に変化し、誤差データの周期的変動成分はすべ
てデータメモリ１１に吸収されることになる。

次に、第１図の速度誤差推定ブロック３ｏの動作につい
て、第３図のフローチャートと第４図の信号波形図をも
とに説明する。なお、第３図は速度誤差推定ブロック３
０の動作を表したフローチャートであり、この中では第
１図のブロック図に示されていないレジスタを使用して
いるが、これは、マイクロプロセッサを用いて各部の動
作を行なわせることを想定したもので、第１メモリ３１
゜第２メモリ３２ならびにフローチャート内で用いられ
ている第３メモリはいずれもマイクロプロセッサ内のデ
ータメモリを使用することができ、加減算を始めとする
各種の算術演算もマイクロプロセッサが有している算術
論理演算ユニット（ＡＬＵ）によって実行することがで
きる。また、第４図Ａは周波数発電機２の出力信号波形
図、第４図Ｂは逓倍回路４の出力信号波形図である。

第３図のブランチ６１において逓倍回路４から出力され
る速度信号、すなわち、第４図Ｂの信号のリーディング
エツジの到来時点であるかどうかを判別し、到来してい
れば処理ブロック６２に処理を移し、新たなリーディン
グエツジが到来していなければブランチ６６に処理を移
す。

処理ブロック６２では第１図の第１メモリ３１に格納さ
れているデータを第２メモリ３２に転送した後に、第１
加算器２１から出力される区間あたりの平均誤差データ
を第１メモリ３１に格納している。

処理ブロック６３では第２メモリ３２に格納されている
データの値から第１メモリ３１のデータの値を減算して
レジスタに格納し、レジスタの値とあらかじめ準備され
ている予測係数値の乗算を行なってその結果をレジスタ
に再格納し、第１メモリ３１に格納されているデータの
値からレジスタの値を減算して、その結果を一時的に待
避させるために、第１図には図示されていない第３メモ
リに格納している。

処理ブロック６４では第２メモリ３２に格納されている
データの債から第１メモリ３１のデータの値を減算して
レジスタに格納し、レジスタの値を２分の１にしている
。

処理ブロック６５では、第１メモリ３１に格納されてい
るデータの値からレジスタの値を１ｌＸＬ。

てその結果を出力している。第１図のディジタルフィル
タ６にはこの出力データが供給される。

この一連の処理の意味を第４図を用いて説明する。第４
図の時刻ｔ５が経過した後に処理ブロック６２〜６５に
おける処理が行なわれていると仮定すると、処理ブロッ
ク６２での処理によって、第１メモリ３１には時刻ｔ３
から時刻ｔ５までの区間におけるキャプスタンモータ１
の平均速度誤差に依存したデータが格納され、第２メモ
リ３２には時刻ｔ１から時刻ｔ３までの区間における平
均速度誤差に依存したデータが格納される。時刻ｔ１か
ら時刻ｔ５までの速度信号の１サイクルの間のキャプス
タンモータ１の回転速度誤差の瞬時計測値が直線近似で
きるものとすると、第１メモＩ７３１に格納されている
データは時刻ｔ４、すなわち、時刻ｔ３と時刻ｔ５の中
間点における瞬時計測値ｍｌを表し、第２メモリ３２に
格納さ、れているデータは時刻ｔ２における瞬時計測値
ｍ２を表すことになる。したがって、第４図の時刻ｔ５
における瞬時計測値の推定値ＲＯは以下の演算を実行す
ることによって求まり、この演算は処理ブロック６４と
処理ブロック６５において行なわれる。

さて、第４図の時刻ｔ３．ｔ５．ｔ６の関係は以下のよ
うに設定されている。

すなわち、時刻ｔ５から時刻ｔ６までの時間は時刻ｔ３
から時刻ｔ５までの時間の半分になるように設定されて
いる。したがって、時刻ｔ３から時刻ｔ６までの間にキ
ャプスタンモーターの回転速度の瞬時誤差が直線的に変
化するなら、時刻ｔ６における瞬時誤差Ｒ１は０１式で
求まる推定値ＲＯからα〔式の右辺第２項をさらに減算
すればよいことになる。しかしながら、時刻ｔ５での瞬
時誤差の推定値ＲＯが、時刻ｔ３から時刻ｔ５までの間
の実際の平均速度の計測値に基づいて推定できるのに対
して、時刻１５時点での時刻ｔ６における瞬時誤差Ｒ１
の予測は、時刻ｔ５から時刻ｔ６までの間のキャプスタ
ンモータ１の挙動が未知であることから、あいまい度が
高くなる。事実、時刻ｔ５における推定誤差ＲＯの出力
は、キャプスタンモータ１の慣性モーメントの違いによ
ってその影響度が異なるものの、時刻ｔ６における瞬時
回転速度に影響を与え、実際の瞬時誤差は第４図に示し
たＲ１の大きさよりも小さくなる。このため、処理ブロ
ック６３では、第２メモリ３２に格納されているデータ
の値から第１メモリ３１のデータの値を減算した値と、
１よりも小さい予測係数の乗算を行なったうえで予測値
を導出している。この予測係数はキャプスタンモータ１
の慣性モーメントなどを反映させた固定値としてあらか
じめ用意しておゆことができる。また、第４図の時刻ｔ
７が経過した時点で、時刻ｔ５から時刻ｔ７までの区間
における平均速度誤差が計測されるので、その時点で予
測係数の値の妥当性を評価して修正していくこともでき
る。

第３図のブランチ６６では第２の誤差データの出力点が
到来したか否かを判別しているが、ここでは、第４図の
時刻ｔ５が経過した後に時刻ｔ６の時点が到来するまで
の待ち合わせを行なっている。

第２の誤差データの出力点が到来すれば、処理ブロック
６３において第３メモリに待避させた瞬時誤差の予測値
を出力しく処理ブロック６７）、処理ブロック６８にお
いて、ディジタルフィルタ６にサンプリングを開始させ
る（サンプリングクロックの供給）。

このようにして、第１図の速度誤差推定ブロック３０で
は、たとえば第４図の時刻ｔ５と時刻ｔ６の時点におい
て、キャプスタンモータ１の速度誤差の瞬時値が予測器
３３による推定値ＲＯと予測値Ｒ１として出力されるた
め、実際には時刻ｔ３から時刻ｔ５までの平均速度誤差
を計測しているにもかかわらず、実質的に時間遅れのな
い計測結果を得ることができる。この点について、もう
少し詳しく説明すると、まず、キャプスクンモ−夕１の
回転速度は周波数発電機２によって速度信号に変換され
、移動平均要素を中心に構成されるカウンタ２０によっ
てこの速度信号の周期ごとのインターバルが計測される
。カウンタ２０の伝達関数Ｇｃは次式で示される。

ただし、 ２π ここに、Ｆｃｋ（Ｈｚ）はカウンタ２０に供給される基
準クロックの周波数、Ｔ　（ｓｅｅ）はサンプリング周
期である。

カウンタから出力される計測値から基準値が減算され、
その誤差データはディジタルフィルタ６を介して、Ｄ−
Ａコンバータ７の入カバソファによって構成される０次
ホルダーに供給される。この０次ホルダーの伝達関数は
良く知られているように次式で与えられる。

１　−　ｅ−２丁 Ｇｈ−□　　　　　　　　　　　　　・・・・・・００
ところが、第１図の装置では、第４図の信号波形図から
もわかるように、時刻ｔ５の時点において、時刻ｔ３か
ら時刻ｔ５までの間の平均速度を計測した結果から推定
と予測によって時刻ｔ５と時刻ｔ６の時点の速度誤差の
瞬時値を導出しているので、■式の移動平均要素（ホル
ダーと同一の伝達関数、）が相殺され、さらに０４１式
におけるサンプリング周期Ｔが等測的に２分の１になる
。これによって、速度制御系の応答特性が改善されるだ
けでなく、繰り返しコントローラの学習過程が短縮され
る。このことを再び第１０図に戻って説明すると、第１
０図の時刻ｔＱから時刻ｔ１までの間の取り込み過程に
おいて、誤差データの周期的なパターンを取り込んでい
るにもかかわらず、時刻ｔ１から時刻ｔ３にかけての２
回の学習過程を経なければ速度変動が最小の状態に到達
しないのは、非周期的な外乱の影響もさることながら、
取り込み過程において収集した誤差パターンを出力する
過程において時間遅れ（位相遅れ）が生じたことによる
ところが大きい。つまり、第８図の従来装置では、第４
図の時刻ｔ３から時刻ｔ５までの間に計測した誤差デー
タをそのまま時刻ｔ５から時刻ｔ７までの区間に反映さ
せる構成となっているため、この区間におけるキャプス
タンモータ１の実際の回転速度と、その間に出力されて
いる誤差データの間にずれが発生して、多くの学習過程
を必要とする。これに対して、第１図の装置では、各区
間に出力される誤差データとその区間でのキャプスタン
モータ１の回転速度の間のずれを最小にするような速度
誤差推定ブロック３０を備えているので、これまでより
も早期に速度変動を最小値に収束させることができる。

このため、データメモリ１１に格納されている誤差パタ
ーンと新たに格納しようとする誤差パターンの間に殆ど
差異がなくなれば、必要に応じて、判別器２５によって
繰り返しコントローラを制御系から切り離す（新たな誤
差データの格納を中止する。）こともできる。

さて、第５図は本発明の別の実施例を示したモータの回
転速度制御装置のブロックダイアダラムであり、リング
カウンタ１０．データメモリ１１゜加算器９によって構
成された繰り返しコントローラは従来例の第５図の装置
と同じになっている。

第５図の装置における速度誤差推定ブロック３０の動作
は第１図の場合と同じであるので説明は省略するが、第
１図の判別器２５がデータメモリ１１に格納されている
誤差パターンと新たに格納しようとする誤差パターンの
間に殆ど差異がなくなれば、繰り返しコントローラを制
御系から切り離す機能を有しているのに対して、第５図
の判別器２６は、ＦＧ信号増幅器３の出力信号のサイク
ル数をカウントすることによってキャプスタンモータ１
の回転が何周期目であるかを判別して、適当なタイミン
グで繰り返しコントローラを切り離すように構成されて
いる。第５図の判別器２６による繰り返しコントローラ
の切り離しがキャプスタンモータｌの一回転周３ＩＪＩ
後に行なわれるように設定したとすると、これは、第１
０図の時刻ｔ１の段階で繰り返しコントローラを切り離
すことを意図したことになり、その場合にはキャプスタ
ンモータ１の一回転後に第９図のブロックが制御系から
切り離されるので、非繰り返し制御の形態をとることに
なる。もちろん、第５図に示した装置においても速度誤
差推定ブロック３ｏによって、きわめて短時間で最小の
速度変動の状態に収束することはいうまでもない。

ところで、第２図に示したタイミングチャートによれば
、データメモリ１１には周波数発電機２の出力信号の一
回転あたりのサイクル数に等しいだけのアドレス数を必
要とするが、多くの場合、このアドレス数は少なくする
ことができる。たとえば、キャプスタンモータ１が３相
全波型のダイレクトドライブ形式の無整流子モータで、
回転子磁極数が８であり、キャプスタンモータ１に直結
された周波数発電機２の出力信号の一回転あたりのサイ
クル数が３５７であったとすると、キャプスタンモータ
１には一回転あたり２４サイクルのトルクリップルが発
生するが、繰り返し制御によりこれを抑制するためには
、一回転あたり４８種類以上のデータを用意しておけば
よく、データメモリ１１のアドレス数は３５７の公約数
である５１に設定すればよい、もちろん、データメモリ
１１のアドレス数を削減したとしても速度誤差推定ブロ
ック３０を備えることによって、短い時間で速度変動を
最小値に収束させるという本発明の効果が失われるもの
ではない。

また、第１図および第５図の実施例においては、いずれ
も速度誤差推定ブロック３０を構成する判別器２５ある
いは判別器２６によって適当なタイミングで繰り返しコ
ントローラを制御系から切り離すことを前提にして装置
が構成されているが、これまでよりも短い時間で速度変
動を最小値に収束させるという効果だけを期待するなら
、必ずしもこれらの判別器は必要ではない。

発明の効果 以上の説明から明らかなように、本発明のモータの回転
速度制御装置は、キャプスタンモータ１の速度に依存し
た周期を有する速度信号の周期ごとのインターバルを計
測して、前記計測区間における平均測定値を平均速度デ
ータとして出力する平均速度計測手段（カウンタ２０）
と、アドレスが前記計測区間に応じて選択され、前記ア
ドレスに前記平均測定値に基づいた区間データが格納さ
れるデータメモリ１１と、前記平均速度計測手段からの
出力と基準値と前記データメモリに格納されている区間
データの値を加算して誤差データを出力する誤差検出手
段（第１図の実施例においては第１加算器２１と第２加
算器２２によって構成され、第５図では第１加算器２１
と加算器９によって構成されている。）と、各計測時点
における平均測定値とそれ以前の測定値から前記計測時
点以後に反映させる出力値を推定して推定誤差データと
して出力する速度誤差推定手段（速度誤差推定ブロック
３０）と、前記誤差データに基づいて前記モータを駆動
する駆動手段（モータ駆動回路８）を備えているので、
短い時間で速度変動を最小値に収束させることが可能な
装置を実現することができ、大なる効果を奏する。

【図面の簡単な説明】

第１図は本発明の一実施例を示すモータの回転速度制御
装置のブロックダイアグラム、第２図は第１図の装置の
動作を説明するタイミングチャート、第３図は第１図の
装置の動作を説明するフローチャート、第４図は第１図
の主要部の信号波形図、第５図は本発明の別の実施例を
示すブロックダイアグラム、第６図は従来例を示すブロ
ックダイアグラム、第７図は第６図の主要部の信号波形
図、第８図は別の従来例を示すブロックダイアグラム、
第９図は操り返しコントローラ部の伝達関数のブロック
図、第１０図は第８図の装置の時間応答特性図である。 １・・・・・・キャプスタンモータ、８・旧・・モータ
駆動回路、１１・・・・・・データメモリ、２０・・・
・・・カウンタ、２１・・・・・・第１加算器、２２・
・・・・・第２加算器、３０・・・・・・速度誤差推定
ブロック。

Claims (1)

【特許請求の範囲】
1. モータの速度に依存した周期を有する速度信号の周期ご
   とのインターバルを計測して、前記計測区間における平
   均測定値を平均速度データとして出力する平均速度計測
   手段と、アドレスが前記計測区間に応じて選択され、前
   記アドレスに前記平均測定値に基づいた区間データが格
   納されるデータメモリと、前記平均速度計測手段からの
   出力と基準値と前記データメモリに格納されている区間
   データの値を加算して誤差データを出力する誤差検出手
   段と、各計測時点における平均測定値とそれ以前の測定
   値から前記計測時点以後に反映させる出力値を推定して
   推定誤差データとして出力する速度誤差推定手段と、前
   記推定誤差データに基づいて前記モータを駆動する駆動
   手段とを具備してなるモータの回転速度制御装置。