JP2574396B2 - 速度誤差検出装置 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は速度信号の周期を計測して、基準値から誤差
データをディジタル値で出力する速度誤差検出装置に関
するものである。

従来の技術 第10図は家庭用ビデオテープレコーダのキャプスタン
速度制御系の代表的な機能ブロックダイアグラムを示し
たものである。第10図において、キャプスタンモータ１
に連結された周波数発電機２からは第11図Ａに示すよう
な交流信号が出力されるが、この交流信号はキャプスタ
ンモータ１の回転速度に依存した繰り返し周期を有して
おり、FG信号増幅器３によって第11図Ｂに示すような方
形波にまで増幅されて波形整形される。さらに、逓倍回
路４において、第11図Ｂの信号波形から第11図Ｃの信号
波形が作りだされて速度誤差検出器５に送られる。一
方、速度誤差検出器５では第11図Ｃの信号波形のリーデ
ィングエッジ（前縁）から次のリーディングエッジまで
の周期がカウンタ等によってディジタル的に計測され、
固定基準値からの誤差データが出力される。この誤差デ
ータは、ディジタルフィルタ６によって周波数領域のゲ
イン補償が行なわれたうえで、Ｄ−Ａコンバータ７に供
給され、Ｄ−Ａコンバータ７の出力はキャプスタンモー
タ１を駆動するためのモータ駆動回路８に供給される。

したがって、第10図に示したブロックはキャプスタン
モータ１を定速回転させるための閉ループ速度制御系を
構成している。また、第10図の装置において、逓倍回路
４は速度制御系の応答性を改善するために使われてい
る。すなわち、キャプスタンモータの回転速度は、第11
図Ｃの信号波形のリーディングエッジが到来する毎に、
前回のリーディングエッジの到来時点からの速度変化分
の平均値として計測される（一般に移動平均と呼ばれ
る。）が、逓倍回路４を用いない場合には第11図Ｂの信
号波形のリーディングエッジ間を計測することになり、
計測インターバルが長くなって制御系の応答特性が悪化
する。これを解消するには、周波数発電機２の出力周波
数を高くすればよいが、機械的な加工精度の問題から限
界があった。このため、周波数発電機の出力を電気的に
逓倍する方法が多用されている。

ところで、家庭用ビデオテープレコーダのキャプスタ
ンモータとしてはダイレクトドライブ形式のものが多用
され、その場合にはモータ自身が発生する一回転中のト
ルクリップルがしばしば問題になる。これは、キャプス
タンモータの負荷トルクが変動しなかったとしても、発
生トルクの変動によって回転速度の変動をきたすもの
で、モータの回転むらの一要因になっている。このトル
クリップルは周期的に発生するため、その影響を除去す
るのに、例えば、「中野他，“繰り返し制御系の理論と
応用",システムと制御,vol.30,No.1,PP.34〜41,1986」
で紹介されているような繰り返し制御（学習制御と呼ば
れる場合もある。）が有効であるといわれている。第12
図の装置は第10図の制御系に繰り返し制御方式を適用し
たもので、一方の入力側に速度誤差検出器５からの速度
誤差データが供給される加算器９と、逓倍回路４の出力
信号のリーディングエッジが到来する毎にカウントアッ
プし、キャプスタンモータ１が一回転するとカウント値
が一巡するリングカウンタ10によって特定のアドレスが
選択されて、その出力データが前記加算器９の他方の入
力側に供給されるデータメモリ11によって、繰り返しコ
ントローラと呼ばれるブロックが構成されている。な
お、前記加算器９の出力データはディジタルフィルタ６
に供給されるとともに、前記データメモリの特定アドレ
スに格納される。

繰り返しコントローラ部分だけを、むだ時間要素を用
いてブロック表現すると第13図に示すようになり、前記
リングカウンタ10の一巡の周期をＬとすると、繰り返し
コントローラ部分の伝達関数Grは次式で与えられる。

なお、Ｓはラプラス演算子であり、（１）式から次式
を満たす角周波数ωｋにおいて伝達関数の周波数ゲイン
特性が実質的に無限大となる。

ωｋ＝２πk/L,（ｋ＝0,1,2,…） （２） 定性的には、速度誤差検出器５から出力される誤差デ
ータの周期的変動成分がすべてデータメモリ11に吸収さ
れて、データメモリ11による速度誤差検出器５の肩代わ
りが行なわれたとき、キャプスタンモータ１の回転速度
変動のうち、（２）式を満足する周波数成分の変動はな
くなって、速度誤差検出器５の出力データの値が０とな
る。

このように、第12図に示した回転速度制御装置は、ト
ルクリップルなどの、周期的に発生する速度変動要因の
影響を相殺するのにきわめて効果的である。

さて、第14図は第12図の装置のキャプスタンモータ１
の回転速度変動の時間応答特性図で、モータの起動後に
繰り返しコントローラの動作を開始させてから、キャプ
スタンモータ１の回転速度変動の推移の模様をプロット
したものである。第14図の時刻t₀,t₁,t₂,t₃の間の時間
間隔はいずれもキャプスタンモータ１の一回転周期に等
しく、時刻t₀から時刻t₁までは第12図の速度誤差検出器
５によって計測された誤差データが次々とデータメモリ
11に格納されていく期間であり、誤差データの取り込み
過程といえる。時刻t₁から時刻t₂まで、時刻t₂から時刻
t₃まで、あるいはそれ以降はデータメモリ11に格納され
た誤差データの周期パターンが速度誤差検出器５の出力
を加味して修正されていく学習過程といえる。また、第
14図の例では２回の学習過程を含む３回転周期の後に速
度変動が最小値に収束している。

発明が解決しようとする課題 ところで、（１），（２）式からもわかるように、繰
り返しコントローラを用いたフィードバック型の速度制
御系は、キャプスタンモータ１の１回転の整数倍の周波
数の周期正を有する外乱に対してきわめて高い抑制効果
を有しているが、その反面、多くのアドバイス数を有す
るデータメモリを必要とする。これを解消するために、
ナイキストのサンプリング定理にしたがってデータメモ
リのアドレス数を削減したとしても、周期的な速度変動
に対するサンプリング位相が適当でなければ、すなわち
周期的な変動のピーク点をデータメモリに取り込むこと
ができなければ、データメモリのアドレス数を削減する
ことによって外乱の抑制効果も低下してしまうという問
題があった。

課題を解決するための手段 前記した問題点を解決するために本発明の速度誤差検
出装置では、検出速度に依存した周期を有する速度信号
の周期毎のインターバルを計測して該計測区間における
平均測定値を出力する平均速度計測手段と、前記速度信
号をあらかじめ定められた分周比で分周する分周器と、
前記分周器の出力信号をカウントするリングカウンタ
と、前記リングカウンタの出力によって指定されるアド
レスに前記平均測定値に基づいた区間データが格納され
るデータメモリと、前記平均速度計測手段からの出力と
あらかじめ定められた基準値ならびに前記区間データも
しくは直線補間器の出力データの値を加算して誤差デー
タを出力する誤差検出手段と、前記誤差データの周期的
な変動のピーク点をとらまえて前記リングカウンタを初
期化する初期化信号発生器を備えている。

作用 本発明では前記した構成によって、データメモリのア
ドレス数を削減しても、誤差データの周期的な変化を的
確にとらまえられる速度誤差検出装置を実現できる。

実施例 以下、本発明の一実施例の速度誤差検出装置について
図面を参照しながら説明する。

第１図はモータの回転速度制御装置のブロックダイア
グラムを示したものであり、第12図と同一のブロックは
同一図番にて示されている。第１図の装置では、FG信号
増幅器３の出力信号を分周する分周器12と、前記分周器
12の出力信号のリーディングエッジが到来する毎にカウ
ントアップし、キャプスタンモータ１が１回転したとき
にそのカウント値が一巡するリングカウンタ10と、逓倍
回路４の出力信号のリーディングエッジが到来する毎に
その区間内の基準クロックの個数をカウントすることに
より、周期毎のインターバルを計測して該計測区間にお
ける平均測定値として出力するカウンタ20と、前記カウ
ンタ20の出力が一方の入力側に供給され、その出力が誤
差データとして符号反転検出器13,ピーク点検出器14お
よび第１メモリ31に供給される第１加算器21と、複数の
アドレスを有し、そのアドレスが前記リングカウンタ10
の出力により切り換えられるデータメモリ11と、あらか
じめ用意された固定基準値を出力する基準値発生器15か
らの出力と、前記データメモリ11の特定アドレスの区間
データを加算して前記第１加算器21の他方の入力側に供
給する第２加算器22と、前記第１加算器の出力が一方の
入力側に供給された第３加算器23と、前記データメモリ
の区間データの符号を反転して前記第３加算器23の他方
の入力側に供給する補数器24と、データ判別のために前
記第３加算器23の出力が供給されるとともに、タイミン
グ判別のために前記FG信号増幅器３と前記逓倍回路４の
出力が供給され、前記第１加算器21の出力データを前記
データメモリ11に格納するかどうかを判別する判別器25
を備えている。一方、前記ピーク点検出器14には前記第
１加算器21からの誤差データとともに前記符号反転検出
器13の出力とFG信号増幅器３の出力が供給され、その出
力は前記符号反転検出器13の出力とともに初期化信号発
生器16に供給され、前記初期化信号発生器16の出力は、
リングカウンタ10にリセット解除信号として供給される
とともに、同期化が完了したときに前記分周器12の分周
のタイミングをずらせるタイミングシフタ17に動作指令
信号として供給されている。また、前記符号反転検出器
13,前記ピーク点検出器14,前記初期化信号発生器16,前
記タイミングシフタ17によって同期化ブロック40が構成
され、前記分周器12,前記リングカウンタ10によってア
ドレス発生ブロック50が構成されている。さらに、前記
第１メモリ31の出力データは第２メモリ32および予測器
33に供給され、前記予測器33の出力データはディジタル
フィルタ６に供給されている。また、前記第１メモリ31
と前記第２メモリ32および前記予測器33によって速度誤
差推定ブロック30が構成されている。なお、第１加算器
21に減算を行なわせるために基準値発生器15からは負の
基準値データが供給されるものとする。

以上のように構成されたモータの回転速度制御装置に
ついて、第１図のブロック構成図と第２図に示したタイ
ミングチャートをもとに、まず最初に同期化ブロック40
および速度誤差推定ブロック30の動作を考慮しない場合
について、すなわち、分周器12の分周比が１であって、
リングカウンタ10の動作は初期化信号発生器16の出力信
号に規制されることなく、第１加算器21からの誤差デー
タがそのままディジタルフィルタ６に供給されるものと
して、その動作を説明する。ここに、第２図ＡはFG信号
増幅器３の出力信号波形、第２図Ｂは逓倍回路４の出力
信号波形、第２図Ｃはリングカウンタ10のカウント値の
推移を示し、第２図Ｄはデータメモリ11に格納されるオ
フセット値の推移を示したものである。

なお、キャプスタンモータ１が１回転する間に周波数
発電機２がｐサイクルの出力信号を発生するものとし、
リングカウンタ10のカウント値は０から（ｐ−１）まで
変化し、データメモリ11はｐ個のメモリセルを有してい
るものとする。

第２図の時刻t₀が到来すると、リングカウンタ10のカ
ウント値は０となり、データメモリ11の０番地に格納さ
れている区間データが選択され、第２加算器22によって
基準値発生器15からの基準値データとの加算が行なわれ
て、その結果が第１加算器21に供給される。一方、カウ
ンタ20によって時刻t₁までに計測されたキャプスタンモ
ータ１の平均速度誤差データと前記第２加算器22の出力
データが第１加算器21によって加算されて、その結果が
誤差データとしてディジタルフィルタ６に供給されると
ともに第３加算器23,判別器25にも供給される。第３加
算器23では、この誤差データと、補数器24によって符号
反転された区間データとの加算が行なわれ、加算結果が
誤差データをデータメモリ11の０番地に格納するための
判別データとして判別器25に供給される。ここで、基準
値発生器15から供給される基準値を（−Rs）、時刻t₁以
前にデータメモリ11の０番地に格納されている区間デー
タをD₀、カウンタ20のカウント値をN₀とすると、誤差デ
ータの値Er₀は次式によって導出される。

Er₀＝N₀−（Rs−D₀） （３） また、第３加算器23による加算結果C₀は、 C₀＝Er₀−D₀ ＝N₀−Rs （４） すなわち、第１加算器21からは偏位量にデータメモリ
11の０番地に格納されている区間データを加算したもの
が誤差データEr₀として出力され、第３加算器23からは
偏位量C₀に相当するデータが出力される。判別器25では
リングカウンタ10からの出力信号をもとにして、キャプ
スタンモータ１の１回転周期にわたってこの偏位量を評
価し、その最大値があらかじめ定めた範囲内に収束すれ
ば、誤差データのデータメモリ11への格納を打ち切る
が、ここでは依然として格納が行なわれているものとす
ると、時刻t₂が到来した後に、判別器25によって誤差デ
ータEr₀が区間データとしてデータメモリ11の０番地に
格納される。

時刻t₂が到来すると、カウンタ20は時刻t₁から時刻t₂
までの新たなカウント値N₁を出力するが、リングカウン
タ10のカウント値は０のまま変化せず、次式で与えられ
る誤差データEr₁が第１加算器21から出力される。

Er₁＝N₁−（Rs−D₀） （５） なお、この時点では誤差データのデータメモリ11への
格納は行なわれない。

時刻t₃が到来すると、リングカウンタ10のカウント値
は１となり、データメモリ11の１番地に格納されている
区間データが選択される。時刻t₃以前にデータメモリ11
の１番地に格納されている区間データをD₁とし、カウン
タ20のカウント値をN₂とすると、誤差データの値Er₂は
次式によって導出される。

Er₂＝N₂−（Rs−D₁） （６） また、第３加算器23による加算結果C₁は、 C₁＝Er₂＋D₁ ＝N₂−Rs （７） 時刻t₄が到来すると、判別器25によって誤差データEr
₂がこの区間の区間データとしてデータメモリ11の１番
地に格納される。

第２図の時刻t₁の時点からキャプスタンモータ１が１
回転して、時刻t₁₁が到来すると、リングカウンタ10の
カウント値は再び０となり、時刻t₂が到来した後にデー
タメモリ11の０番地に格納された区間データEr₀が選択
される。この時点のカウンタ20のカウント値をＮ（2P）
とすると、誤差データの値Er（2P）は次式によって導出
される。

Er（2P）＝Ｎ（2P）−（Rs−Er₀） （８） また、第３加算器23での加算結果Ｃ（2P）は、 Ｃ（2P）＝Er（2P）−Er₀ ＝Ｎ（2P）−Rs （９） 時刻t₁から時刻t₁₁までの１回転周期の間に得られた
偏位量C₀〜Ｃ（2P−１）の最大値があらかじめ定めた範
囲を越えていれば、これまでと同様に、判別器25によっ
て誤差データEr（2P）がこの区間の区間データとしてデ
ータメモリ11の０番地に格納される。

結局、第１図に示したモータの回転速度制御装置にお
いても、第１加算器21,第２加算器22,第３加算器23,判
別器25,リングカウンタ10,データメモリ11によって第12
図の装置と同じ効果が得られる繰り返しコントローラが
構成されており、キャプスタンモータ１が周期的な回転
速度の変動要因を有していたとすると、データメモリ11
から出力される区間データはリングカウンタ10のカウン
ト値の変化に応じて第２図Ｃのように周期的に変化し、
誤差データの周期的変動成分はすべてデータメモリ11に
吸収されることになる。

次に、第１図の速度誤差推定ブロック30の動作につい
て、第３図のフローチャートと第４図の信号波形図をも
とに説明する。なお、第３図は速度誤差推定ブロック30
の動作を表したフローチャートであり、この中では第１
図のブロック図に示されていないレジスタを使用してい
るが、これは、マイクロプロセッサを用いて各部の動作
を行なわせることを想定したもので、第１メモリ31、第
２メモリ32ならびにフローチャート内で用いられている
第３メモリはいずれもマイクロプロセッサ内のデータメ
モリを使用することができ、加減算を始めとする各種の
算術演算もマイクロプロセッサが有している算術論理演
算ユニット（ALU）によって実行することができる。ま
た、第４図Ａは周波数発電機２の出力信号波形図、第４
図Ｂは逓倍回路４の出力信号波形図である。

第３図のブランチ51において逓倍回路４から出力され
る速度信号、すなわち、第４図Ｂの信号のリーディング
エッジの到来時点であるかどうかをチェックし、到来し
ていれば処理ブロック52に処理を移し、新たなリーディ
ングエッジが到来していなければブランチ56に処理を移
す。

処理ブロック52では第１図の第１メモリ31に格納され
ているデータを第２メモリ32に転送した後に、第１加算
器21から出力される区間あたりの平均誤差データを第１
メモリ31に格納している。

処理ブロック53では第２メモリ32に格納されているデ
ータの値から第１メモリ31のデータの値を減算してレジ
スタに格納し、レジスタの値とあらかじめ準備されてい
る予測係数値の乗算を行なってその結果をレジスタに再
格納し、第１メモリ31に格納されているデータの値から
レジスタの値を減算して、その結果を一時的に待避させ
るために、第１図には図示されていない第３メモリに格
納している。

処理ブロック54では第２メモリ32に格納されているデ
ータの値から第１メモリ31のデータの値を減算してレジ
スタに格納し、レジスタの値を２分の１にしている。

処理ブロック55では、第１メモリ31に格納されている
データの値からレジスタの値を減算してその結果を出力
している。第１図のディジタルフィルタ６にはこの出力
データが供給される。

この一連の処理の意味を第４図を用いて説明する。第
４図の時刻t₅が経過した後に処理ブロック52〜55におけ
る処理が行なわれていると仮定すると、処理ブロック52
での処理によって、第１メモリ31には時刻t₃から時刻t₅
までの区間におけるキャプスタンモータ１の平均速度誤
差に依存したデータが格納され、第２メモリ32には時刻
t₁から時刻t₃までの区間における平均速度誤差に依存し
たデータが格納される。時刻t₁から時刻t₅までの速度信
号の１サイクルの間のキャプスタンモータ１の回転速度
誤差の瞬時計測値が直線近似できるものとすると、第１
メモリ31に格納されているデータは時刻t₄、すなわち、
時刻t₃と時刻t₅の中間点における瞬時計測値m₁を表し、
第２メモリ32に格納されているデータは時刻t₂における
瞬時計測値m₂を表すことになる。したがって、第４図の
時刻t₅における瞬時計測値の推定値R₀は以下の演算を実
行することにより求まり、この演算は処理ブロック54と
処理ブロック55において行なわれる。

さて、第４図の時刻t₃,t₅,t₆の関係は以下のように設
定されている。

すなわち、時刻t₅から時刻_６までの時間は時刻t₃から
時刻t₅までの時間の半分になるよう設定されている。し
たがって、時刻t₃から時刻t₆までの間にキャプスタンモ
ータ１の回転速度の瞬時誤差が直線的に変化するなら、
時刻t₆における瞬時誤差R₁は（10）式で求まる推定値R₀
から（10）式の右辺第２項をさらに減算すればよいこと
になる。しかしながら、時刻t₅での瞬時誤差の推定値R₀
が時刻t₃から時刻t₅までの間の実際の平均速度の計測値
に基づいて推定できるのに対して、時刻t₅時点での時刻
t₆における瞬時誤差R₁の予測は、時刻t₅から時刻t₆まで
の間のキャプスタンモータ１の挙動が未知であることか
ら、あいまい度が高くなる。事実、時刻t₅における推定
誤差R₀の出力は、キャプスタンモータ１の慣性モーメン
トの違いによってその影響度が異なるものの、時刻t₆に
おける瞬時回転速度に影響を与え、実際の瞬時誤差は第
４図に示したR₁の大きさよりも小さくなる。このため、
処理ブロック53では、第２メモリ32に格納されているデ
ータの値から第１メモリ31のデータの値を減算した結果
と、１よりも小さい予測係数の乗算を行なったうえで予
測値を導出している。この予測係数はキャプスタンモー
タ１の慣性モーメントなどを反映させた固定値としてあ
らかじめ用意しておくことができる。また、第４図の時
刻t₇が経過した時点で、時刻t₅から時刻t₇までの区間に
おける平均速度誤差が計測されるので、その時点で予測
係数の値の妥当性を評価して修正していくこともでき
る。

第３図のブランチ56では第２の誤差データの出力点が
到来したかどうかをチェックしているが、ここでは、第
４図の時刻t₅が経過した後に時刻t₆の時点が到来するま
での待ち合わせを行なっている。第２の誤差データの出
力点が到来すれば、処理ブロック53において第３メモリ
に待避させた瞬時誤差の予測値を出力し（処理ブロック
57）、処理ブロック58において、ディジタルフィルタ６
にサンプリングを開始させる（サンプリングクロックの
供給）。

このようにして、第１図の速度誤差推定ブロック30で
は、例えば第４図の時刻t₅と時刻t₆の時点において、キ
ャプスタンモータ１の速度誤差の瞬時値が予測器33によ
る推定値R₀と予測値R₁として出力されるため、実際には
時刻t₃から時刻t₅までの平均速度誤差を計測しているに
もかかわらず、実質的に時間遅れのない計測結果を得る
ことができる。この点について、もう少し詳しく説明す
ると、まず、キャプスタンモータ１の回転速度は周波数
発電機２によって速度信号に変換され、移動平均要素を
中心に構成されるカウンタ20によってこの速度信号の周
期毎のインターバルが計測される。カウンタ20の伝達関
数Gcは次式で示される。

ただし、 ここに、Fck（Hz）はカウンタ20に供給される基準ク
ロックの周波数、Ｔ（sec）はサンプリング周期であ
る。

カウンタ20から出力される計測値から基準値が減算さ
れ、その誤差データはディジタルフィルタ６を介して、
Ｄ−Ａコンバータ７の入力バッファによって構成される
０次ホルダーに供給される。この０次ホルダーの伝達関
数は良く知られているように次式で与えられる。

ところが、第１図の装置では第４図の信号波形図から
もわかるように、時刻t₅の時点において、時刻t₃から時
刻t₅までの間の平均速度を計測した結果から推定と予測
によって時刻t₅と時刻t₆の時点の速度誤差の瞬時値を導
出しているので、（12）式の移動平均要素（ホルダーと
同一の伝達関数。）が相殺され、さらに（14）式におけ
るサンプリング周期Ｔが等価的に２分の１になる。これ
によって、速度制御系の応答特性が改善されるだけでな
く、繰り返しコントローラの学習過程が短縮される。こ
のことを再び第14図に戻って説明すると、第14図の時刻
t₀から時刻t₁までの間の取り込み過程において、誤差デ
ータの周期的なパターンを取り込んでいるにもかかわら
ず、時刻t₁から時刻t₃にかけての２回の学習過程を経な
ければ速度変動が最小の状態に到達しないのは、非周期
的な外乱の影響もさることながら、取り込み過程におい
て収集した誤差パターンを出力する段階で時間遅れ（位
相遅れ）が生じたことによるところが大きい。つまり、
第12図の装置では、第４図の時刻t₃から時刻t₅までの間
に計測した誤差データをそのまま時刻t₅から時刻t₇まで
の区間に反映させる構成となっているため、この区間に
おけるキャプスタンモータ１の実際の回転速度とその間
に出力されている誤差データの間にずれが発生して、多
くの学習過程を必要とする。これに対して、第１図の装
置では、各区間に出力される誤差データとその区間での
キャプスタンモータ１の回転速度の間のずれを最小にす
るような速度誤差推定ブロック30を備えているので、こ
れまでよりも早期に速度変動を最小値に収束させること
ができる。このため、データメモリ11に格納されている
誤差パターンと新たに格納しようとする誤差パターンの
間に殆ど差異がなくなれば、必要に応じて、判別器25に
よって繰り返しコントローラを制御系から切り離す（新
たな誤差データの格納を中止する。）こともできる。

さて、第５図は第１図の同期化ブロック40の動作を示
したフローチャートで、第１加算器21から出力される誤
差データの周期的な変動のもようを示した第６図の信号
波形図を参照しながら動作の概要を説明する。ここで、
キャプスタンモータ１に直結された周波数発電機２の出
力信号の１回転あたりのサイクル数が357で、分周器12
は７分の１の分周を行ない、データメモリ11のアドレス
数は前記サイクル数の７分の１に相当する51に設定され
ているものとする。

第５図のブランチ61において、第１図のFG信号増幅器
３の出力信号の新たなリーディングエッジが到来したか
どうかをチェックし、到来していればブランチ62に移行
するが、到来していなければ、処理ブロック89の処理
（後述）を実行するだけで終了する（新たなリーディン
グエッジが到来するまで待機する。）。

ブランチ62では同期化ブロック40による同期化がすで
に完了しているかをチェックしているが、これは同期化
が完了した際に処理ブロック82においてセットされる同
期化完了フラグをチェックしていることになる。同期化
が完了していれば処理ブロック87に移行するが、同期化
が完了していなければ続く処理ブロック63に処理を移
す。

処理ブロック63では、第１加算器21から出力される誤
差データをレジスタに転送し、続く処理ブロック64およ
びブランチ65では、レジスタに転送された新たな誤差デ
ータと第８メモリに格納されている前回の誤差データの
符号を照合し、両者の符号が異なっているかをチェック
しているが、これは第６図において時刻t₀から時刻t₁に
かけて、あるいは時刻t₅から時刻t₆にかけての誤差デー
タのゼロクロス点を経過したかどうかをチェックしてい
ることになる。ブランチ65において、符号が反転してい
なければ処理ブロック66に移行し、反対に、符号が反転
していれば処理ブロック77に処理を移す。なお、ブラン
チ65では前回の誤差データが０以外の値であって新たな
誤差データの値が０の場合にも符号が反転したものと見
なすものとする。

処理ブロック66では、レジスタに格納されている誤差
データを次回のチェックに備えるために第８メモリに転
送し、第９メモリをインクリメントしている。なお、第
９メモリは、第６図のゼロクロス点が到来した後に処理
ブロック78において初期化（クリア）されるが、FG信号
増幅器３の出力信号のリーディングエッジが到来する毎
に処理ブロック66においてインクリメントされるので、
ゼロクロス点が到来してからの計測位置データが格納さ
れていることになる。

続くブランチ67では、レジスタに格納されている誤差
データの値が正であるか負であるかをチェックし、正で
あれば処理ブロック68に移行し、負であれば処理ブロッ
ク75に処理を移す。

処理ブロック68およびブランチ69では、第４メモリに
格納されているこれまでの最大誤差データと第８メモリ
に格納された新たな誤差データを比較し、新たな誤差デ
ータの方が大きければ処理ブロック70に移行し、同じも
しくは小さければ処理ブロック71に処理を移す。例え
ば、第４メモリに第６図の時刻t₂の近傍の誤差データが
格納されていたとすると、時刻t₃近傍において計測され
た誤差データの大きさは第４メモリに格納された誤差デ
ータの大きさよりも小さいから、その時点ではブランチ
69におけるチェックの後に処理ブロック71に移行する
が、時刻t₄近傍における計測時には、新たな誤差データ
の大きさが第４メモリに格納された誤差データの大きさ
よりも大きくなって、処理ブロック70に移行する。

処理ブロック70では、第８メモリに格納されている新
たな誤差データが第４メモリに転送され、第９メモリに
格納されている計測位置データが第５メモリに転送され
る。つまり、第４メモリおよび第５メモリの内容がこれ
までの最大誤差データおよびその計測位置データにそれ
ぞれ書き換えられる。また、後述するスタックポインタ
が初期化されて、処理ブロック73に移行する。

これに対して、処理ブロック71では、第10メモリをイ
ンクリメントしてその結果をレジスタに格納し、続くブ
ランチ72においてレジスタの値をチェックし、レジスタ
の値が６以下であればブランチ88に移行するが、７以上
であれば処理ブロック73において第10メモリの値を７だ
け減少させ、続く処理ブロック74において、第８メモリ
に格納されている誤差データをスタックエリアに転送す
るとともにスタックポインタをインクリメントし、ブラ
ンチ88に移行する。すなわち、処理ブロック71,ブラン
チ72,処理ブロック73では第１図の分周器12の動作を行
なっていることになり、FG信号増幅器３の出力信号のリ
ーディングエッジを７回カウントする毎に、処理ブロッ
ク74において誤差データが次々とスタックエリアに格納
される。なお、処理ブロック73において第10メモリの値
を０にせずに７だけ減少させているが、これは同期化が
完了した時点で、処理ブロック82を経由してブランチ72
および処理ブロック73に処理が移された際の分周タイミ
ングのシフト動作に備えたもので、同期化が完了した直
後以外の処理においては第10メモリの値が７を越えるこ
とはなく、処理ブロック73における処理は第10メモリを
クリアするのと同じことになる。

一方、新たな誤差データの値が負であれば、処理ブロ
ック75およびブランチ76において、第６メモリに格納さ
れているこれまでの最小誤差データと第８メモリに格納
された新たな誤差データを比較し、新たな誤差データの
方が小さければ処理ブロック77に移行し、同じもしくは
大きければ処理ブロック71に処理を移す。

処理ブロック77では、第８メモリに格納されている新
たな誤差データが第６メモリに転送され、第９メモリに
格納されている計測位置データが第７メモリに転送され
る。つまり、第６メモリおよび第７メモリの内容がこれ
までの最小誤差データおよびその計測位置データにそれ
ぞれ書き換えられる。また、後述するスタックポインタ
が初期化されて、ブランチ73に移行する。

さて、第６図の時刻t₈から時刻t₉にかけての変化のよ
うに、新たな誤差データ（時刻t₉における誤差データ）
と前記の誤差データ（時刻t₈における誤差データ）の符
号が異なっていた場合には、処理ブロック78において、
レジスタに格納されている誤差データをブランチ84での
チェックのために第８メモリに待避させ、第９メモリを
初期化したうえで、第４メモリのデータと第６メモリの
データの値を加算する。

続くブランチ79では、レジスタに格納された加算結果
をチェックし、その値がほぼ０であれば処理ブロック80
に移行するが、そうでなければ処理ブロック83に処理を
移す。また、処理ブロック80では第５メモリのデータの
値から第７メモリのデータの値を減算し、ブランチ81で
は、レジスタに格納された減算結果をチェックし、その
値がほぼ０であれば処理ブロック82に移行するが、そう
でなければ処理ブロック83に処理を移す。

処理ブロック78からブランチ81までの動作を第６図を
用いて説明すると、時刻t₉の時点において、第４メモリ
には処理ブロック70での処理によって、時刻t₁から時刻
t₅までの間の誤差データの最大値が格納されており、第
６メモリには処理ブロック77での処理によって、時刻t₆
から時刻t₈までの間の誤差データの最小値が格納されて
いる。すなわち、第４メモリには時刻t₄の時点の誤差デ
ータが格納され、第６メモリには時刻t₇の時点の誤差デ
ータが格納されている。また、第５メモリには時刻t₁か
ら時刻t₄までの間のFG信号増幅器３の出力信号のリーデ
ィングエッジのカウント数が格納され、第７メモリには
時間t₆から時刻t₈までの間のFG信号増幅器３の出力信号
のリーディングエッジのカウント数が格納されている。
したがって、処理ブロック78における加算結果がほぼ０
であって、処理ブロック80における減算処理がほぼ０で
あれば、時刻t₄で計測された正の半サイクルでのピーク
値とその発生位置と、時刻t₇で計測された負の半サイク
ルでのピーク値とその発生位置が同じであると判断さ
れ、時刻t₇における誤差データはその周期的な変動の負
のピーク点であることになる。これに対して、処理ブロ
ック78における加算結果あるいは処理ブロック80におけ
る減算結果が０から大きく逸脱していれば、時刻t₄にお
ける計測時もしくは時刻t₇における計測時のいずれかに
おいて、非周期的な外乱の影響があったと判断され、時
刻t₇における誤差データはその周期的な変動の負のピー
ク点である可能性は低くなり、さらに半サイクルにわた
っての検証が必要となる。

ブランチ79およびブランチ81でのチェックの結果、同
期化が完了したと判断されれば、処理ブロック82におい
て同期化完了フラグをセットし、第10メモリの値を３だ
け増加させて処理ブロック71に移行する。処理ブロック
71,ブランチ72,処理ブロック73はすでに説明した分周動
作が行なわれ、７回に１度の割合でスタックエリアに誤
差データが格納されていく。

ここで、処理ブロック82において、第10メモリの値を
３だけ増加させる理由を第６図の信号波形図をもとに説
明する。ここで、説明をわかりやすくするために、誤差
データの基本変動周期が分周器12による分周周期のほぼ
２倍であるとし、キャプスタンモータ１の１回転周期前
に同期化が完了しているものとする。第６図の時刻t₇か
ら時刻t₁₀までの間は、１回転周期前の時刻t₇の時点に
得られた最小の誤差データD₇がデータメモリ11から出力
されて参照され、時刻t₁₀から時刻t₁₂までの区間では、
１回転周期前の時刻t₁₀においてサンプリングされた最
大の誤差データD₁₀が参照されることになる。すなわ
ち、第６図Ａに示されたような誤差データの変動に対し
て、実際にデータメモリ11に格納されて利用される誤差
データの時間的な推移は第６図Ｂのようになり、90度の
位相遅れ量が発生する。データメモリ11のアドレス数を
２倍にして、分周器12の分周比を７分の２にすれば（第
１図の逓倍回路４の出力信号を７分の１分周するように
変更すれば実現できる。）、第６図Ｄのように位相遅れ
量は半分の45度となるものの、依然として無視できない
ほどの大きさである。第６図Ａのような誤差データの変
動と、参照される誤差データの変化の位相が一致してい
ることが理想であるが、処理ブロック82では、同期化を
完了させる時点で分周器12の分周値の２分の１に相当す
る３カウント分（正確には3.5であるが0.5カウントは存
在しないので３に設定されている。）だけ分周タイミン
グをシフトすることによって、位相遅れの少ない第６図
Ｃの変化特性を実現している。もちろんデータメモリ11
のアドレス数が２倍になれば、より好ましい第６図Ｅの
変化特性が得られる。なお、分周タイミングをシフトさ
せる以外の方法としては、データメモリ11に格納され
た、隣接する２点の誤差データの値を用いた直線近似に
よって、第６図Ｆのような三角特性を導出して利用する
方法が考えられる。

さて、ブランチ79およびブランチ81でのチェックの結
果、さらに半サイクルにわたっての検証が必要であると
判断されれば、新たなピーク値の格納に備えてスタック
ポインタを初期化し、処理ブロック78において第８メモ
リに待機させた誤差データをレジスタに復帰させてブラ
ンチ84に移行する。

ブランチ84では、レジスタの値の正負をチェックする
ことにより、以後の半サイクルが正の半サイクルである
か負の半サイクルであるかを判別し、その判別結果に応
じて、処理ブロック85あるいは処理ブロック86におい
て、第4,第５メモリあるいは第6,第７メモリをクリアし
てブランチ88に移行する。

ブランチ88では、ブランチ62と同様に、同期化が完了
しているかどうかをチェックし、完了していなければ、
処理ブロック89において固定値の０を第２加算器22およ
び補数器24に供給するためのメモリデータとして出力
し、同期化が完了していれば、ブランチ90においてスタ
ックポインタによって示される相対アドレスの値が50を
越えたかどうかをチェックし、越えていれば処理ブロッ
ク91においてスタックポインタを初期化する。

結局、ブランチ90と処理ブロック91によって、第１図
のリングカウンタ10の動作を行なわせていることにな
り、同期化が完了してから以後は、ブランチ62における
チェックを経て処理ブロック87に移行し、第８メモリに
その時点の誤差データを格納したうえで、処理ブロック
71,ブランチ72,処理ブロック73による７分の１の分周動
作を行ない、７回に１度の割合で第８メモリに格納され
た誤差データを次々とスタックエリアに格納していく。
したがって、51段のスタックエリアが第１図のデータメ
モリ11として動作することになる。また、スタックエリ
アの先頭アドレスには周期的変動成分の最大もしくは最
小誤差データが格納されるので、誤差データの周期的な
変動のピーク点を的確にとらまえることができる。な
お、第５図の各処理と第１図のリングカウンタ10および
分周器12との対比については既に説明したが、第５図の
フローチャートの中で処理ブロック63,64,ブランチ65に
よって第１図の符号反転検出器13の動作が行なわれ、処
理ブロック66,68,70,75,77,ブランチ67,69,76によって
第１図のピーク点検出器14の動作が行なわれ、処理ブロ
ック78,80,82,83,85,86,ブランチ79,81,84によって第１
図の初期化信号発生器16の動作が行なわれることにな
る。さらに処理ブロック82における後半の処理によっ
て、第１のタイミングシフタ17の動作が行なわれる。

このように、第１図に示したモータの回転速度制御装
置は、キャプスタンモータ１の速度に依存した周期を有
する速度信号の周期毎のインターバルを計測して、該計
測区間における平均測定値を出力するカウンタ20と、前
期速度信号をあらかじめ定められた分周比で分周した周
期で巡回するアドレスを生成するとともに、初期化信号
が供給されたときにあらかじめ定められた特定アドレス
を発生するアドレス発生ブロック50と、前記アドレス発
生ブロックによって指定されるアドレスに前記平均測定
値に基づいた区間データが格納されるデータメモリ11
と、前記カウンタ20からの出力と基準値発生器15から供
給される基準値ならびに前記区間データの値を加算して
誤差データを出力する第１加算器21,第２加算器22と、
前記誤差データに基づいて前記モータを駆動するモータ
駆動回路８を具備している。

さらに、第１図に示したモータの回転速度制御装置
は、分周器12と、前記分周器の出力信号をカウントする
リングカウンタ10によってアドレス発生ブロックを構成
し、平均測定値が基準値をよこぎるタイミングを検出す
る符号反転検出器13と、前記符号反転検出器が出力を発
生してから前記平均計測値の最大値または最小値が得ら
れる時点までのインターバルの測定値と、前記最大値ま
たは前記最小値を出力するピーク点検出器14と、前記ピ
ーク点検出器の出力を前記平均計測値の変動の１サイク
ルにわたって評価して決定したタイミングで前記リング
カウンタを初期化する初期化信号発生器16を備えたもの
である。

また、初期化信号発生器16から初期化信号が出力され
たときに前記アドレス発生手段の分周位相を進めるタイ
ミングシフタ17を備えているので、データメモリ11のア
ドレス数を削減した場合にも、実際に計測される誤差デ
ータの周期パターンとデータメモリ11から読み出される
区間データの周期パターンの位相ずれの問題が解消され
る。したがって、短い時間で速度変動を最小値に収束さ
せることができ、これによって第14図の時刻t₁から時刻
t₃にかけての学習過程を排除することも可能となり、早
期に繰り返しコントローラが制御系から切り離すことに
よって、ゲイン余裕や位相余裕を確保するための補償フ
ィルタは不要となる。

ところで、第５図に示した同期化ブロック40の動作に
よれば、第６図Ａに示した信号波形が基本周波数成分よ
りも低い周波数で強く変調されていると、その割合によ
っては、符号反転検出器13とピーク点検出器14の組み合
わせによるゼロクロス点を利用した判別が適さなくな
る。例えば、第６図Ａの信号波形において時刻t₁から時
刻t₆にかけての半サイクルの間にゼロクロス点が２回以
上存在したり、反対に、１回も存在しなくなるとピーク
位置の認識に多くの時間を要したり、場合によっては誤
った認識が行なわれる。

第７図に示した本発明の別の実施例ではこのような問
題を解決している。見かけ上は、同期化ブロック40を構
成する符号反転検出器13が方向判別器18に置き換わった
だけであるが、ピーク位置の認識方法が第１図の装置と
は大きく異なり、そのもようを第８図に示したフローチ
ャートと第６図の信号波形図を参照しながら説明する。

第８図Ａおよび第８図Ｂは第７図の同期化ブロック40
の動作を示したフローチャートで、第５図のフローチャ
ートにおける各処理ブロックあるいはブランチと同じ処
理が行なわれる箇所については同一図番で示されてい
る。まず、第８図Ａのブランチ61において、第７図のFG
信号増幅器３の出力信号の新たなリーディングエッジが
到来したかどうかをチェックし、到来していればブラン
チ62に移行するが、到来していなければ、接続点Ｙを介
して第８図Ｂの処理ブロック89の処理を実行するだけで
終了する。

ブランチ62では同期化ブロック40による同期化がすで
に完了しているかをチェックし、同期化が完了していれ
ば接続点Ｘに移行するが、完了していなければ続く処理
ブロック101に処理を移す。

処理ブロック101およびブランチ102では、新たな誤差
データと第８メモリに格納されている前回の誤差データ
の値を比較し、前回よりも値が増加しているかどうかを
チェックしているが、この処理は、誤差データの最大ピ
ーク情報と最小ピーク情報を区別して記憶するために行
なわれる。ブランチ102におけるチェックの結果、数値
が増加していれば（変化なしの場合も含む。）ブランチ
103に処理を移すが、減少していればブランチ133に移行
する。

続くブランチ103では、アップフラグがセットされて
いるかどうかをチェックし、セットされていれば誤差デ
ータの増加が続いているものと認識して接続点Ｘに移行
するが、リセットされていれば、誤差データの増加から
減少に転じたものと認識して処理ブロック104に処理を
移す。なおアップフラグは計測された誤差データが増加
を続ければセットされ、反対に減少を続ければリセット
される。

処理ブロック104ではアップフラグをセットし、続く
ブランチ105およびブランチ106ではＰポインタが示す数
値をチェックしている。

ここで、Ｐポインタの機能を説明すると、その初期値
は０に設定され、以後の処理において、記録すべきピー
ク値が検出されると、第８メモリに格納されている前回
の誤差データが第４メモリに格納され、第９メモリに格
納されているタイミング情報が第５メモリに格納され、
Ｐポインタがインクリメントされる。また、さらに続い
て記録すべきピーク値が検出されると誤差データが第６
メモリに格納され、タイミング情報が第７メモリに格納
され、Ｐポインタがインクリメントされる。したがっ
て、Ｐポインタの値を調べることによって、前回までの
ピーク値の格納箇所を特定することができる。なお、正
方向のピーク値に対してはＰポインタと第４〜第７メモ
リが使用されるが、負方向のピーク値に対してはＮポイ
ンタと第11〜第14メモリが使用される。

ブランチ105におけるチェックの結果、Ｐポインタの
値が０であれば処理ブロック107においてＰポインタを
インクリメントしたうえで処理ブロック108に移行す
る。

処理ブロック108では第８メモリに格納されている前
回の誤差データ、すなわち、ピーク値と第９メモリのタ
イミング情報をそれぞれ第４メモリと第５メモリに転送
し、接続点Ｘに移行する。なお、第９メモリは、ピーク
位置の取り込みを開始してから取り込みを終了して評価
を開始までの間、ピーク点の発生タイミングを測定した
り、評価を開始するタイミングを判定するためのカウン
タとして用いられている。

また、ブランチ106におけるチェックの結果、Ｐポイ
ンタの値が１であれば処理ブロック109に移行し、処理
ブロック109およびブランチ110において、第５メモリに
格納されている前回のタイミング情報と第９メモリのタ
イミングを比較し、両者の差が７以内であれば処理ブロ
ック111に移行するが、７を越えていれば処理ブロック1
13に処理を移す。

処理ブロック111およびブランチ112では、第４メモリ
に格納されている前回のピーク値と第８メモリの値を比
較し、前回よりも値が増加していれば処理ブロック108
に処理を移すが、減少していれば接続点Ｘに移行する。

処理ブロック113では第８メモリに格納されている前
回の誤差データと第９メモリのタイミング情報をそれぞ
れ第６メモリと第７メモリに転送し、第８図Ｂの処理ブ
ロック71以降の処理においてピーク点から誤差データの
スタックへの格納を行なわせるために、スタックポイン
タを初期化し、第10メモリに固定値６を格納したうえで
処理ブロック114に移行する。

処理ブロック114ではＰポインタをインクリメントし
て接続点Ｘに移行する。

ここで、処理ブロック109から処理ブロック114までの
処理について説明する。まず、対象としているキャプス
タンモータ１のトルクリップルは１回転あたり24サイク
ルの割合で発生し、周波数発電機２はキャプスタンモー
タ１の１回転に357サイクルの交流信号を発生するか
ら、トルクリップルの１サイクルの期間にほぼ15回のFG
信号のリーディングエッジが到来することになり、第９
メモリのカウント値も15だけ増加する。処理ブロック10
9およびブランチ110では前回に取り込んだピーク位置か
らの第９メモリのカウント値の差が７以内であるかどう
かをチェックしているが、これは、第６図Ａに示したよ
うな誤差データの周期的変動波形の半サイクル以内のイ
ンターバルで続けて出現したピークに対してはそのいず
れかを取り込むための前置処理である。この前置処理を
実行しておくことによって、後で説明する非周期的な外
乱を排除する処理がきわめて効果的に実行される。ブラ
ンチ110において半サイクル以内に出現したピーク点で
あると確認されれば、ブランチ112において前回のピー
ク値との大きさを比較し、前回よりも大きい場合には処
理ブロック108において第４メモリと第５メモリの内容
を書き換える。また、半サイクル以上経過した後に出現
したピーク点であれば、処理ブロック113において、２
回目のピーク値とタイミング情報をそれぞれ第６メモリ
と第７メモリに記録し、すでに２回のピーク値が記録さ
れたことを示すために、Ｐポインタの値を増加させてい
る。

さて、ブランチ106でのチェックの結果、Ｐポインタ
の値が１よりも大きければ、処理ブロック115およびブ
ランチ116において、第７メモリに格納されている。２
回目のピーク点のタイミング情報と第９メモリに格納さ
れている今回のピーク点のタイミング情報を比較し、両
者のカウント値の差が７以内であれば処理ブロック117
に移行するが、差が７を越えていれば処理ブロック119
に処理を移す。

処理ブロック117およびブランチ118では、第６メモリ
に格納されている２回目のピーク値と第８メモリに格納
されている今回のピーク値を比較し、値が増加していれ
ばすでに説明した処理ブロック113移行の処理を行なう
が、そうでなければ接続点Ｘに移行する。

処理ブロック119およびブランチ120では、第６メモリ
に格納されている２回目のピーク値と第８メモリの値を
比較し、値が増加していれば処理ブロック121に処理を
移すが、減少していれば処理ブロック124に移行する。

処理ブロック121およびブランチ122では第４メモリに
格納されている１回目のピーク値と第６メモリの２回目
のピーク値を比較し、２回目のピーク値の方が大きけれ
ば、処理ブロック123において第４メモリおよび第５メ
モリに２回目のピーク情報を１回目のピーク情報として
転送し、続く処理ブロック113において第６メモリおよ
び第７メモリに新たなピーク情報を格納する。また、ブ
ランチ122におけるチェックの結果、１回目のピーク値
の方が大きければ、処理ブロック113に移行して２回目
のピーク情報を書き換える。

処理ブロック124およびブランチ125では第４メモリに
格納されている１回目のピーク値と第８メモリのピーク
値を比較し、１回目のピーク値の方が大きければ接続点
Ｘに移行するが、そうでなければ処理ブロック123以降
の処理を実行する。

ここまで説明したのは正方向のピークに対しての処理
であるが、負方向のピークに対しても同様の処理が行な
われる。すなわち、続くブランチ133では、アップフラ
グがセットされているかどうかをチェックし、リセット
されていれば誤差データの減少が続いているものと認識
して接続点Ｘに移行するが、セットされていれば、誤差
データの減少から増加に転じたものと認識して処理ブロ
ック134に処理を移す。

処理ブロック134ではアップフラグをリセットし、続
くブランチ135およびブランチ136ではＮポインタが示す
数値をチェックしている。

ブランチ135におけるチェックの結果、Ｎポインタの
値が０であれば処理ブロック137においてＮポインタを
インクリメントしたうえで処理ブロック138に移行す
る。

処理ブロック138では第８メモリに格納されているピ
ーク値と第９メモリのタイミング情報をそれぞれ第11メ
モリと第12メモリに転送し、接続点Ｘに移行する。

また、ブランチ136におけるチェックの結果、Ｎポイ
ンタの値が１であれば処理ブロック139に移行し、処理
ブロック139およびブランチ140において、第12メモリに
格納されている前回のタイミング情報と第９メモリのタ
イミングを比較し、両者の差が７以内であれば処理ブロ
ック141に移行するが、７を越えていれば処理ブロック1
43に処理を移す。

処理ブロック141およびブランチ142では、第11メモリ
に格納されている前回のピーク値と第８メモリの値を比
較し、前回よりも値が減少していれば処理ブロック138
に処理を移すが、増加していれば接続点Ｘに移行する。

処理ブロック143では第８メモリに格納されている前
回の誤差データと第９メモリのタイミング情報をそれぞ
れ第13メモリと第14メモリに転送し、スタックポインタ
を初期化し、第10メモリに固定値６を格納したうえで処
理ブロック144に移行する。

処理ブロック144ではＮポインタをインクリメントし
て接続点Ｘに移行する。

ブランチ136でのチェックの結果、Ｎポインタの値が
１よりも大きければ、処理ブロック145およびブランチ1
46において、第14メモリに格納されている２回目のピー
ク点のタイミング情報と第９メモリに格納されている今
回のピーク点のタイミング情報を比較し、両者のカウン
ト値の差が７以内であれば処理ブロック147に移行する
が、差が７を越えていれば処理ブロック149に処理を移
す。

処理ブロック147およびブランチ148では第13メモリに
格納されている２回目のピーク値と第８メモリに格納さ
れている今回のピーク値を比較し、値が減少していれば
すでに説明した処理ブロック143移行の処理を行なう
が、そうでなければ接続点Ｘに移行する。

処理ブロック149およびブランチ150では第13メモリに
格納されている２回目のピーク値と第８メモリの値を比
較し、値が減少していれば処理ブロック151に処理を移
すが、増加していれば処理ブロック154に移行する。

処理ブロック151およびブランチ152では第11メモリに
格納されている１回目のピーク値と第13メモリの２回目
のピーク値を比較し、２回目のピーク値の方が小さけれ
ば、処理ブロック153において第11メモリおよび第12メ
モリに２回目のピーク情報を１回目のピーク情報として
転送し、続く処理ブロック143において第13メモリおよ
び第14メモリに新たなピーク情報を格納する。また、ブ
ランチ152におけるチェックの結果、１回目のピーク値
の方が小さければ、処理ブロック143に移行して２回目
のピーク情報を書き換える。

処理ブロック154およびブランチ155では、第11メモリ
に格納されている１回目のピーク値と第８メモリのピー
ク値を比較し、１回目のピーク値の方が小さければ接続
点Ｘに移行するが、そうでなければ処理ブロック153以
降の処理を実行する。

さて、第８図Ａの接続点X,Yはそれぞれ第８図Ｂの処
理ブロック160,処理ブロック89に接続されるが、処理ブ
ロック160では、第９メモリをインクリメントしたうえ
でその値をレジスタに転送して続くブランチ161に移行
する。

ブランチ161では、レジスタの値が30を越えているか
どうかをチェックし、越えていなければ第５図と同様の
処理が行なわれる処理ブロック71以降の処理を実行する
が、越えていればブランチ162に移行する。すなわち、
第９メモリのカウント値をチェックし、それが第６図Ａ
の信号波形の２サイクル分を越えていなければピーク点
の取り込みを続行するが、越えていれば、ブランチ162
以降のピーク情報の評価を実行する。

ブランチ162ではＰポインタの値が１を越えているか
どうかをチェックし、越えていれば続く処理ブロック16
3に移行するが、１以下であれば正方向のピーク情報の
取り込みに失敗したものと見なして処理ブロック164に
移行し、処理ブロック164において、スタックポインタ,
Pポインタ,Nポインタ，第８メモリ，第９メモリを初期
化する。

処理ブロック163では、第６メモリに格納された２回
目のピーク値から第４メモリに格納された１回目のピー
ク値を減算したうえでレジスタに格納し、続くブランチ
165において、レジスタの値がほぼ０であるかどうかを
チェックし、ほぼ０であれば、２回の正方向のピーク値
が正しく認識されたものと見なして続くブランチ166に
移行するが、そうでなければ処理ブロック164に処理を
移す。

ブランチ166ではＮポインタの値が１を越えているか
どうかでチェックし、越えていれば続く処理ブロック16
7に移行するが、１以下であれば負方向のピーク情報の
取り込みに失敗したものと見なして処理ブロック164に
移行する。

処理ブロック167では、第13メモリに格納された２回
目のピーク値から11メモリに格納された１回目のピーク
値を減算したうえでレジスタに格納し、続くブランチ16
8において、レジスタの値がほぼ０であるかどうかをチ
ェックし、ほぼ０であれば、２回の負方向のピーク値が
正しく認識されたものと見なして続くブランチ169に移
行するが、そうでなければ処理ブロック164に処理を移
す。

処理ブロック169では、第７メモリに格納されている
カウント値と第５メモリに格納されているカウント値の
減算結果から、第14メモリに格納されているカウント値
と第12メモリに格納されているカウント値の減算結果を
減算してレジスタに格納し、続くブランチ170において
レジスタの値がほぼ０であるかどうかをチェックし、ほ
ぼ０であれば、続く処理ブロック82において初期化完了
フラグをセットするとともに第10メモリに３を加算した
うえで処理ブロック71に移行するが、そうでなければ処
理ブロック164に処理を移す。

なお、処理ブロック71とブランチ72および処理ブロッ
ク73は第５図の場合と同様に分周器12の動作を行なう
が、処理ブロック73に続く処理ブロック171では、スタ
ックエリアに第８メモリに格納されている前回の誤差デ
ータを転送したうえでスタックポインタをインクリメン
トし、さらに、次のリーディングエッジの到来時点に備
えて誤差データを第８メモリに転送している。

さて、ブランチ162からブランチ170までの処理につい
て説明すると、まず、ブランチ168までは、例えば、第
６図Ａの信号波形の時刻t₀から時刻t₁₃までの２サイク
ル分の期間にそれぞれ２回の正負両方向のピーク点の取
り込みが行なわれたかどうかをチェックし、さらに２箇
所の正方向のピーク値がほぼ等しく、負方向のピーク値
もほぼ等しいかどうかをチェックしている。また、処理
ブロック169およびブランチ170では、２箇所の正方向の
ピーク位置のインターバルと負方向のピーク位置のイン
ターバルとがほぼ等しいかどうかをチェックしている。
これら一連の評価処理によって、非周期的な外乱の影響
を排除してピーク位置における誤差データを的確にスタ
ックエリアに取り込むことができる。すなわち、正方向
ならびに負方向について別個に評価した結果、それぞれ
２個所のピーク値がほぼ等しく、しかも正方向のピーク
位置のインターバルと負方向のピーク位置のインターバ
ルがほぼ等しければ、誤って非周期的な外乱を取り込ん
でいる確率はきわめて低く、さらには、第６図Ａの信号
波形が低い周波数で強く変調されて、時刻t₁から時刻t₆
にかけての半サイクルの期間にゼロクロス点が複数箇所
存在したとしても、第７図の装置では方向判別器18によ
って正方向のピーク位置と負方向のピーク位置を別々に
処理しているので、誤った判別を招く可能性はきわめて
低い。

なお、第８図Ａの処理ブロック101とブランチ102によ
って第７図の方向判別器18の動作が行なわれ、他の処理
ブロックおよびブランチによってピーク点検出器14の動
作が行なわれる。また、第８図Ｂの処理ブロック160,16
3,164,167,169,82,ブランチ161,162,165,166,168,170に
よって初期化信号発生器16の動作が行なわれ、処理ブロ
ック71,73,ブランチ72によって分周器12の動作が行なわ
れ、処理ブロック89,91,ブランチ88,90によってリング
カウンタ10の動作が行なわれる。

このように、第７図に示したモータの回転速度制御装
置は、分周器12と、前記分周器の出力信号をカウントす
るリングカウンタ10によってアドレス発生ブロック50を
構成し、平均測定値の前回の測定値からの正負の変化方
向を判別する方向判別器18と、前記方向判別器の正負の
出力から前記平均計測値の正負のピーク値が得られる時
点のタイミング情報と該ピーク値を出力するピーク点検
出器14と、前記ピーク点検出器の出力を前記平均計測値
の変動周期の少なくとも２サイクルにわたって評価し、
それぞれのサイクルで得られる正負のピーク値と発生タ
イミングからピーク位置を認識し、正しく認識された時
点で前記リングカウンタを初期化する初期化信号発生器
16を備えている。

ところで、第１図および第７図の装置では、いずれも
データメモリ11に格納された一回転周期以前の誤差デー
タと基準値発生器15からの固定基準値を加算したうえで
区間基準値を作り出すとともに、判別器25によって適当
なタイミングで繰り返しコントローラを制御系から切り
離す構成となっているが、第12図のような、繰り返しコ
ントローラを継続して使用する構成の装置であっても、
本発明を実施することにより、種々の効果を得ることが
できる。すなわち、同期化ブロック40によるピーク点の
的確な取り込みや、タイミングシフタによる分周タイミ
ングのシフト動作によって、データメモリ11のアドレス
数を削減した場合にも、第14図における取り込み過程に
おいてより正確な情報を取り込むことができ、これによ
って学習期間を短縮することができる。

第９図は本発明の速度誤差検出装置他の実施例を示し
たモータの回転速度制御装置のブロックダイアグラムで
あり、カウンタ20によって、キャプスタンモータ１に連
結された周波数発電機２からの速度信号の周期毎のイン
ターバルが平均測定値として計測され、この平均測定値
と、基準値発生器15から出力される固定基準値が第１加
算器21で加算されて、誤差データとして第２加算器９に
供給される。前記第２加算器９の出力はディジタルフィ
ルタ６に供給されるとともにデータメモリ11および方向
判別器18とピーク点検出器14にも供給されている。前記
データメモリ11からの区間データは直線補間器26に供給
され、前記直線補間器26からは、補間された区間データ
が前記第２加算器９に供給されるとともに前記データメ
モリ11のアドレスを一時的に変更するための出力信号が
アドレスコントローラ19に供給されている。またFG信号
増幅器３の出力信号は前記カウンタ20に供給されている
とともに、前記直線補間器26および分周器12,ピーク点
検出器14,方向判別器18に供給され、前記分周器12の出
力はリングカウンタ10に供給され、前記リングカウンタ
10のカウントデータは前記アドレスコントローラ19を介
して前記データメモリ11にアドレスデータとして供給さ
れている。さらに、前記方向判別器18の出力は前記ピー
ク点検出器14および初期化信号発生器16に供給され、前
記ピーク点検出器14の出力データは前記初期化信号発生
器16に供給され、前記初期化信号発生器16の出力が前記
リングカウンタ10に供給されている。なお、リングカウ
ンタ10,分周器12,アドレスコントローラ19によってアド
レス発生ブロック50が構成され、ピーク点検出器14,初
期化信号発生器16,方向判別器18によって同期化ブロッ
ク40が構成されている。

さて、第９図の装置において、直線補間器26は、第１
図の装置のタイミングシフタ17による位相合わせの動作
の説明において言及した直線補間の動作を行なうもの
で、データメモリ11に第６図Ｂに示したような誤差デー
タのパターンが格納されたとき、タイミングシフタによ
って第６図Ｃのパターンを取り出すように補償する代わ
りに第６図Ｆに示したような三角波形状のパターンを作
り出して第２加算器９に供給する。この直線補間器26の
動作を第６図の信号波形図をもとに説明すると、時刻t₄
において速度信号のリーディングエッジが到来したとき
には、アドレス発生ブロック50によってデータメモリ11
のアドレスが切り換えられるが、その直後には、直線補
間器26はデータメモリ11に格納されている区間データD₄
をそのまま第２加算器９に供給し、時刻t₇の直前のタイ
ミングでは次のアドレスに格納されている区間データD₇
をそのまま供給する。一方、これらの中間のタイミング
においては、時刻t₄からのリーディングエッジの到来回
数とデータメモリ11の隣接したアドレスに格納された区
間データD₄およびD₇を参照した直線近似を行ない、第６
図Ｆの三角波形上にプロットされる出力データを第２加
算器９に供給する。これによって、キャプスタンモータ
１の実際の回転速度変動の位相と、第２加算器９に供給
する区間データのパターンの位相を合わせることができ
る。なお第６図Ｆの例では、パターンが三角波形になる
ように補間しているが、必要に応じて、直線補間器26に
よって台形波を作り出すこともできることはいうまでも
ない。

このように、第９図に示したモータの回転速度制御装
置では、キャプスタンモータ１の速度に依存した周期を
有する速度信号の周波毎のインターバルを計測して、該
計測区間における平均測定値を出力するカウンタ20と、
前記速度信号をあらかじめ定められた分周比で分周した
周期で巡回するアドレスを生成するとともに、初期化信
号が供給されたときにあらかじめ定められた特定アドレ
スを発生するアドレス発生ブロック50と、前記アドレス
発生ブロック50によって選択されたアドレスに前記平均
測定値に基づいた区間データが格納されるデータメモリ
11と、前記データメモリの隣接したアドレスに格納され
た区間データをもとに、前記データメモリのアドレスが
切り換えられてからの前記平均測定値の計測回数に応じ
た直線補間を行なう直線補間器26と、前記カウンタ20か
らの出力と基準値発生器15からの基準値ならびに前記直
線補間器の出力データの値を加算して誤差データを出力
する第１加算器21と、前記平均測定値の周期変動のピー
ク位置を検出してその位置を基準にして前記データメモ
リへの区間データの格納開始アドレスを決定する同期化
ブロック40と、前記誤差データに基づいて前記キャプス
タンモータ１を駆動するモータ駆動回路８を備えたもの
である。

さらに、平均測定値の前回の測定値からの正負の変化
方向を判別する方向判別器18と、前記方向判別器の正負
の出力から前記平均測定値の正負のピーク値が得られる
時点のタイミング情報と該ピーク値を出力するピーク点
検出器14と、前記ピーク点検出器の出力を前記平均計測
値の変動の少なくとも２サイクルにわたった評価し、そ
れぞれのサイクルで得られる正負のピーク値と発生タイ
ミングから周期変動のピーク位置を認識し、正しく認識
された時点で初期化信号を出力する初期化信号発生器16
によって同期化ブロック40が構成されている。

発明の効果 以上の説明から明らかなように、本発明の速度誤差検
出装置は、検出速度に依存した周期を有する速度信号の
周期毎のインターバルを計測して該計測区間における平
均測定値を出力する平均速度計測手段（カウンタ20）
と、前記速度信号をあらかじめ定められた分周比で分周
する分周器12と、前記分周器の出力信号をカウントする
リングカウンタ10と、前記リングカウンタの出力によっ
て指定されるアドレスに前記平均測定値に基づいた区間
データが格納されるデータメモリ11と、前記平均速度計
測手段からの出力とあらかじめ定められた基準値ならび
に前記区間データもしくは直線補間器26の出力データの
値を加算して誤差データを出力する誤差検出手段（第１
加算器21）を具備するとともに、前記誤差データの周期
的な変動のピーク点をとらまえて前記リングカウンタを
初期化する初期化信号発生器16を具備しているので、デ
ータメモリのアドレス数を削減しても、誤差データの周
期的な変化を的確にとらまえられる速度誤差検出装置を
実現でき、大なる効果を奏する。

【図面の簡単な説明】

第１図は本発明の一実施例を示すモータの回転速度制御
装置のブロックダイアグラム、第２図は第１図の装置の
動作を説明するタイミングチャート、第３図および第５
図は第１図の装置の動作を説明するフローチャート、第
４図および第６図は第１図の主要部の記号波形図、第７
図は本発明の別の実施例を示すブロックダイアグラム、
第８図は第７図の装置の動作を説明するフローチャー
ト、第９図は本発明の他の実施例を示すブロックダイア
グラム、第10図は従来例を示すブロックダイアグラム、
第11図は第10図の主要部の信号波形図、第12図は別の従
来例を示すブロックダイアグラム、第13図は繰り返しコ
ントローラ部の伝達関数のブロック図、第14図は第12図
の装置の時間応答特性図である。 １……キャプスタンモータ、８……モータ駆動回路、10
……リングカウンタ、11……データメモリ、12……分周
器、14……ピーク点検出器、16……初期化信号発生器、
17……タイミングシフタ、20……カウンタ、21……第１
加算器、26……直線補間器、40……同期化ブロック、50
……アドレス発生ブロック。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−126182（ＪＰ，Ａ) 特開 平１−126183（ＪＰ，Ａ) 特開 平１−126184（ＪＰ，Ａ) 特開 平１−126185（ＪＰ，Ａ) 特開 平３−235687（ＪＰ，Ａ) 特許2506856（ＪＰ，Ｂ２) 中野道雄・原辰次著、「繰り返し制御 系の理論と応用」（システムと制御ＶＯ Ｌ．30，ＮＯ．１，ＰＰ．34−41、1986 年発行) 原辰次著、「繰り返し制御」（計測と 制御ＶＯＬ．25，ＮＯ．12，ＰＰ．1111 −1119、1986年発行)

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】検出速度に依存した周期を有する速度信号
   の周期毎のインターバルを計測して該計測区間における
   平均測定値を出力する平均速度計測手段と、前記速度信
   号をあらかじめ定められた分周比で分周する分周器と、
   前記分周器の出力信号をカウントするリングカウンタ
   と、前記リングカウンタの出力によって指定されるアド
   レスに前記平均測定値に基づいた区間データが格納され
   るデータメモリと、前記平均速度計測手段からの出力と
   あらかじめ定められた基準値ならびに前記区間データの
   値を加算して誤差データを出力する誤差検出手段と、平
   均測定値が前記基準値をよこぎるタイミングを検出する
   符号反転検出器と、前記符号反転検出器が出力を発生し
   てから前記平均計測値の最大値または最小値が得られる
   時点までのインターバルの測定値と前記最大値または前
   記最小値を出力するピーク点検出器と、前記ピーク点検
   出器の出力を前記平均計測値の変動の１サイクルにわた
   って評価して決定したタイミングで前記リングカウンタ
   を初期化する初期化信号発生器を具備してなる速度誤差
   検出装置。
2. 【請求項２】検出速度に依存した周期を有する速度信号
   の周期毎のインターバルを計測して該計測区間における
   平均測定値を出力する平均速度計測手段と、前記速度信
   号をあらかじめ定められた分周比で分周する分周器と、
   前記分周器の出力信号をカウントするリングカウンタ
   と、前記リングカウンタの出力によって指定されるアド
   レスに前記平均測定値に基づいた区間データが格納され
   るデータメモリと、前記平均速度計測手段からの出力と
   あらかじめ定められた基準値ならびに前記区間データの
   値を加算して誤差データを出力する誤差検出手段と、平
   均測定値の前回の測定値から正負の変化方向を判別する
   方向判別器と、前記方向判別器の正負の出力から前記平
   均計測値の正負のピーク値が得られる時点のタイミング
   情報と該ピーク値を出力するピーク点検出器と、前記ピ
   ーク点検出器の出力を前記平均計測値の変動周期の少な
   くとも２サイクルにわたって評価してそれぞれのサイク
   ルで得られる正負のピーク値と発生タイミングをもとに
   して前記リングカウンタを初期化する初期化信号発生器
   を具備してなる速度誤差検出装置。
3. 【請求項３】検出速度に依存した周期を有する速度信号
   の周期毎のインターバルを計測して該計測区間における
   平均測定値を出力する平均速度計測手段と、前記速度信
   号をあらかじめ定められた分周比で分周する分周器と、
   前記分周器の出力信号をカウントするリングカウンタ
   と、前記リングカウンタの出力によって指定されるアド
   レスに前記平均測定値に基づいた区間データが格納され
   るデータメモリと、前記データメモリの隣接したアドレ
   スに格納された区間データをもとに、前記データメモリ
   のアドレスが切り換えられてからの前記平均測定値の計
   測回数に応じた直線補間を行なう直線補間器と、前記平
   均速度計測手段からの出力とあらかじめ定められた基準
   値ならびに前記直線補間器の出力データの値を加算して
   誤差データを出力する誤差検出手段と、平均測定値の前
   回の測定値からの正負の変化方向を判別する方向判別器
   と、前記方向判別器の正負の出力から前記平均計測値の
   正負のピーク値が得られる時点のタイミング情報と該ピ
   ーク値を出力するピーク点検出器と、前記ピーク点検出
   器の出力を前記平均計測値の変動周期の少なくとも２サ
   イクルにわたって評価してそれぞれのサイクルで得られ
   る正負のピーク値と発生タイミングをもとにして前記リ
   ングカウンタを初期化する初期化信号発生器を具備して
   なる速度誤差検出装置。