JP2609832B2 - 太陽センサ信号の処理装置 - Google Patents
太陽センサ信号の処理装置Info
- Publication number
- JP2609832B2 JP2609832B2 JP7060879A JP6087995A JP2609832B2 JP 2609832 B2 JP2609832 B2 JP 2609832B2 JP 7060879 A JP7060879 A JP 7060879A JP 6087995 A JP6087995 A JP 6087995A JP 2609832 B2 JP2609832 B2 JP 2609832B2
- Authority
- JP
- Japan
- Prior art keywords
- analog
- signal
- circuit
- analog signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Navigation (AREA)
Description
【０００１】
【産業上の利用分野】本発明は太陽センサ信号の処理装
置に関し、特に人工衛星に搭載された姿勢制御用太陽セ
ンサ信号に基づいて太陽角信号を求める太陽センサ信号
の処理装置に関する。
置に関し、特に人工衛星に搭載された姿勢制御用太陽セ
ンサ信号に基づいて太陽角信号を求める太陽センサ信号
の処理装置に関する。
【０００２】
【従来の技術】この種の従来の太陽センサ信号の処理装
置について図面を参照して説明する。
置について図面を参照して説明する。
【０００３】図４は従来例を示すブロック図である。
【０００４】図４において、この従来例は実開昭６４−
１５１０９号公報の開示内容を示し、太陽光がスリット
板のスリットを通過して入射すると、第１及び第２の光
電素子１１，１２に太陽像２３が結像されて、該第１及
び第２の光電素子１１，１２は信号を加算器１７及び減
算器１８に出力する。この加算器１７及び減算器１８は
入力した信号の和信号及び差信号を割算回路１９に出力
し、この割算回路１９で太陽角信号が生成される。
１５１０９号公報の開示内容を示し、太陽光がスリット
板のスリットを通過して入射すると、第１及び第２の光
電素子１１，１２に太陽像２３が結像されて、該第１及
び第２の光電素子１１，１２は信号を加算器１７及び減
算器１８に出力する。この加算器１７及び減算器１８は
入力した信号の和信号及び差信号を割算回路１９に出力
し、この割算回路１９で太陽角信号が生成される。
【０００５】同時に、太陽光は第３乃至第６の光電素子
１３〜１６に選択的に入射する。すると、第３及び第４
の光電素子１３，１４はその出力信号がノア回路２０に
入力されて、その論理積がアンド回路２１に入力され
る。他方の第５及び第６の光電素子１５，１６の出力信
号はアンド回路２２に供給されて、その論理和が上記ア
ンド回路２１に入力される。ここで、アンド回路２１は
第３及び第４の光電素子１３，１４に太陽光が入射し、
かつ、第５及び第６の光電素子１５，１６に太陽光が入
射しない状態でオンされ、上記ノア回路２０の出力とア
ンド回路２２の出力の和を太陽プレゼンス信号として出
力する。
１３〜１６に選択的に入射する。すると、第３及び第４
の光電素子１３，１４はその出力信号がノア回路２０に
入力されて、その論理積がアンド回路２１に入力され
る。他方の第５及び第６の光電素子１５，１６の出力信
号はアンド回路２２に供給されて、その論理和が上記ア
ンド回路２１に入力される。ここで、アンド回路２１は
第３及び第４の光電素子１３，１４に太陽光が入射し、
かつ、第５及び第６の光電素子１５，１６に太陽光が入
射しない状態でオンされ、上記ノア回路２０の出力とア
ンド回路２２の出力の和を太陽プレゼンス信号として出
力する。
【０００６】加算器１７の出力のアナログ信号Ａ及び減
算器１８の出力のアナログ信号Ｂのそれぞれは図３の
（ａ），（ｂ）に示すような角度対アナログ信号の特性
を示すので、割算回路１９の演算結果は図３の（ｃ）に
示す特性の太陽角信号を得ることができる。しかし、図
３の（ｃ）の演算結果の図に示される物理的角度と信号
演算結果との線形性は、ある範囲に限定されている。こ
の線形範囲を得るために、従来は得られたアナログ演算
結果にＡ／Ｄ変換処理を行い、ディジタル符号にして線
形範囲をディジタル的処理により求めていた。ディジタ
ル的処理とは、Ａ／Ｄ変換結果が最大、最小値を示した
場合には非線形範囲とすることである。
算器１８の出力のアナログ信号Ｂのそれぞれは図３の
（ａ），（ｂ）に示すような角度対アナログ信号の特性
を示すので、割算回路１９の演算結果は図３の（ｃ）に
示す特性の太陽角信号を得ることができる。しかし、図
３の（ｃ）の演算結果の図に示される物理的角度と信号
演算結果との線形性は、ある範囲に限定されている。こ
の線形範囲を得るために、従来は得られたアナログ演算
結果にＡ／Ｄ変換処理を行い、ディジタル符号にして線
形範囲をディジタル的処理により求めていた。ディジタ
ル的処理とは、Ａ／Ｄ変換結果が最大、最小値を示した
場合には非線形範囲とすることである。
【０００７】
【発明が解決しようとする課題】この従来の太陽センサ
信号の処理装置は、図３に示すように、±９０°付近で
は厳密にはアナログ信号のため勾配をもっており、演算
もアナログ処理で実施すると、演算結果も勾配をもって
しまう。アナログ演算処理の誤差が大きいと、±９０°
付近の勾配のでる範囲が広がり、Ａ／Ｄ変換処理の分解
能を高めると、Ａ／Ｄ変換結果のディジタル値がアナロ
グ信号に従ってある値をもってしまい、演算処理入力時
はＡ／Ｄ変換分解能より小さいアナログ信号誤差でも、
アナログ演算誤差によってＡ／Ｄ変換分解能より大きい
誤差を出してしまう。このため誤って線形範囲を誤判断
してしまうという問題点を有している。
信号の処理装置は、図３に示すように、±９０°付近で
は厳密にはアナログ信号のため勾配をもっており、演算
もアナログ処理で実施すると、演算結果も勾配をもって
しまう。アナログ演算処理の誤差が大きいと、±９０°
付近の勾配のでる範囲が広がり、Ａ／Ｄ変換処理の分解
能を高めると、Ａ／Ｄ変換結果のディジタル値がアナロ
グ信号に従ってある値をもってしまい、演算処理入力時
はＡ／Ｄ変換分解能より小さいアナログ信号誤差でも、
アナログ演算誤差によってＡ／Ｄ変換分解能より大きい
誤差を出してしまう。このため誤って線形範囲を誤判断
してしまうという問題点を有している。
【０００８】
【目的】本発明の目的は、上述した問題点を解決するた
め、アナログ除算／ディジタル変換回路を用いて、太陽
姿勢センサからのアナログ信号どうしを直接アナログ的
に除算処理をするのではなく、除算の分母側のアナログ
信号をＤ／Ａ変換器の基準信号として、ディジタル分解
能に従った除算分母側アナログ信号を生成し、アナログ
コンパレータにより除算をおこなう。Ｄ／Ａ変換器のデ
ィジタル値入力は順次カウントしていき、コンパレータ
出力がＯＮとなったところで、カウントを停止し、停止
した時のディジタル値が求める除算結果となるので、本
発明では、処理にはディジタル分解能に従ったアナログ
値を演算の一方に用いており、ディジタル分解能を越え
たアナログ入力信号の変動がない限り、誤った演算結果
を出力することはない太陽センサ信号の処理装置を提供
することにある。
め、アナログ除算／ディジタル変換回路を用いて、太陽
姿勢センサからのアナログ信号どうしを直接アナログ的
に除算処理をするのではなく、除算の分母側のアナログ
信号をＤ／Ａ変換器の基準信号として、ディジタル分解
能に従った除算分母側アナログ信号を生成し、アナログ
コンパレータにより除算をおこなう。Ｄ／Ａ変換器のデ
ィジタル値入力は順次カウントしていき、コンパレータ
出力がＯＮとなったところで、カウントを停止し、停止
した時のディジタル値が求める除算結果となるので、本
発明では、処理にはディジタル分解能に従ったアナログ
値を演算の一方に用いており、ディジタル分解能を越え
たアナログ入力信号の変動がない限り、誤った演算結果
を出力することはない太陽センサ信号の処理装置を提供
することにある。
【０００９】また、非線形範囲にあるアナログ信号は直
接コンパレータでの判断となって、アナログ信号の大小
判断で行われることになり、誤差を出しにくい太陽セン
サ信号の処理装置を提供することにある。
接コンパレータでの判断となって、アナログ信号の大小
判断で行われることになり、誤差を出しにくい太陽セン
サ信号の処理装置を提供することにある。
【００１０】
【課題を解決するための手段】本発明の太陽センサ信号
の処理装置は、複数の太陽センサに基づいて独立に発生
した第１のアナログ信号と第２のアナログ信号とを入力
とし、予め定められたクロックパルスをカウントするｎ
ビット（ｎ≧２の整数）のカウント手段と、前記第１の
アナログ信号の電圧を基準電圧とし前記カウント手段の
出力値の２n 分の１をアナログ変換して増幅するＤ／Ａ
変換・増幅手段と、このＤ／Ａ変換・増幅手段の出力電
圧から前記基準電圧を減算した減算出力値と前記第２の
アナログ信号の電圧値とを比較するアナログ比較手段
と、前記減算出力値と前記第２のアナログ信号の電圧値
とが比較一致したときに前記カウント手段の歩進を停止
してそのときの前記カウント手段のデジタル出力値を記
憶する記憶手段とを備えている。
の処理装置は、複数の太陽センサに基づいて独立に発生
した第１のアナログ信号と第２のアナログ信号とを入力
とし、予め定められたクロックパルスをカウントするｎ
ビット（ｎ≧２の整数）のカウント手段と、前記第１の
アナログ信号の電圧を基準電圧とし前記カウント手段の
出力値の２n 分の１をアナログ変換して増幅するＤ／Ａ
変換・増幅手段と、このＤ／Ａ変換・増幅手段の出力電
圧から前記基準電圧を減算した減算出力値と前記第２の
アナログ信号の電圧値とを比較するアナログ比較手段
と、前記減算出力値と前記第２のアナログ信号の電圧値
とが比較一致したときに前記カウント手段の歩進を停止
してそのときの前記カウント手段のデジタル出力値を記
憶する記憶手段とを備えている。
【００１１】本発明の太陽センサ信号の処理装置は、除
算の分母側となる複数の太陽センサに基づく第１のアナ
ログ信号の入力のスイッチングを行うアナログスイッチ
と、カウンタクロック信号を発生するパルス発生回路
と、前記アナログスイッチのスイッチング指令及び前記
パルス発生回路の前記カウンタクロック信号の発生指令
を行う変換開始終了回路と、前記アナログスイッチを通
過した前記第１のアナログ信号を基準信号として入力し
Ｄ／Ａ変換を行うＤ／Ａ変換器と、このＤ／Ａ変換器出
力のアナログ値を２倍する増幅回路と、この増幅回路の
出力信号から前記アナログスイッチを通過した前記第１
のアナログ信号を減算する減算回路と、この減算回路の
出力と除算分子側となる前記複数の太陽センサに基づく
第２のアナログ信号とを比較するコンパレートと、前記
パルス発生回路からの前記カウンタクロック信号をクロ
ックとして入力しカウント結果を前記Ｄ／Ａ変換器のデ
ィジタル入力として出力するｎビットカウンタ（ｎ≧２
の整数）と、このｎビットカウンタの出力を前記コンパ
レータの比較一致の信号でラッチする除算結果ラッチ回
路とを有している。
算の分母側となる複数の太陽センサに基づく第１のアナ
ログ信号の入力のスイッチングを行うアナログスイッチ
と、カウンタクロック信号を発生するパルス発生回路
と、前記アナログスイッチのスイッチング指令及び前記
パルス発生回路の前記カウンタクロック信号の発生指令
を行う変換開始終了回路と、前記アナログスイッチを通
過した前記第１のアナログ信号を基準信号として入力し
Ｄ／Ａ変換を行うＤ／Ａ変換器と、このＤ／Ａ変換器出
力のアナログ値を２倍する増幅回路と、この増幅回路の
出力信号から前記アナログスイッチを通過した前記第１
のアナログ信号を減算する減算回路と、この減算回路の
出力と除算分子側となる前記複数の太陽センサに基づく
第２のアナログ信号とを比較するコンパレートと、前記
パルス発生回路からの前記カウンタクロック信号をクロ
ックとして入力しカウント結果を前記Ｄ／Ａ変換器のデ
ィジタル入力として出力するｎビットカウンタ（ｎ≧２
の整数）と、このｎビットカウンタの出力を前記コンパ
レータの比較一致の信号でラッチする除算結果ラッチ回
路とを有している。
【００１２】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【００１３】図１は本発明の一実施例を示すブロック図
である。
である。
【００１４】図１において、１は、変換開始および終了
のためにアナログスイッチ２をオン、オフするためのア
ナログスイッチオン信号ａをあたえ、パルス発生回路５
に対してパルス発生を開始終了するためのカウンタＥＮ
Ａ１４信号を与える変換開始終了回路であり、２は、除
算の分母側の入力アナログ信号ＡをＸ／２n Ｄ／Ａ変換
器４と減算回路７との入力するタイミングを計っている
アナログスイッチであり、３は、除算の分母側のアナロ
グ値を基準電圧とし、ｎビットカウンタ６から渡される
ディジタル値Ｘを２n で除算した後Ｄ／Ａ変換を行うＸ
／２n Ｄ／Ａ変換回路であり、４は、Ｘ／２n Ｄ／Ａ変
換器３からのアナログ信号Ａａを２倍にする増幅回路で
あり、５は、変換開始終了回路１からの変換開始終了を
通知するカウンタＥＮＡの信号ｂにより基本クロックＣ
Ｂをもとにカウンタクロック信号ｃの発生を開始させて
ｎビットカウンタ６へ与え、カウンタＥＮＡ信号ｂによ
りカウンタクロック信号ｃを停止するパルス発生回路で
あり、６は、パルス発生回路５からのカウンタクロック
信号ｃをクロック入力としてカウントを行い、その結果
のディジタルカウント値ＸをＸ／２n Ｄ／Ａ変換器３へ
渡し、またディジタルカウント値Ｘを除算ラッチ回路９
へ渡すｎビットカウンタであり、７は、アナログスイッ
チ２を通過した除算の分母側のアナログ信号ａとＸ／２
n Ｄ／Ａ変換器３の出力を増幅回路４により２倍したア
ナログ信号Ａａをアナログ減算する減算回路であり、８
は、減算回路７からの減算結果アナログ信号Ｖｏｕｔと
除算の分子側のアナログ信号Ｂをコンパレートし、その
結果をコンパレートオン信号ｄとして変換開始終了回路
１へ渡し、同時に除算結果ラッチ回路９にラッチ信号と
して渡すコンパレータであり、９は、ｎビットカウンタ
６のディジタルカウント値Ｘをコンパレータ８のラッチ
信号により、ラッチして除算結果とする除算結果ラッチ
回路であり、１０は、動作タイミングを計る基本クロッ
ク信号ＣＡ、及び基本クロック信号ＣＢを発生するクロ
ック発振回路であり、上記に示した各回路によって、本
実施例は構成されている。
のためにアナログスイッチ２をオン、オフするためのア
ナログスイッチオン信号ａをあたえ、パルス発生回路５
に対してパルス発生を開始終了するためのカウンタＥＮ
Ａ１４信号を与える変換開始終了回路であり、２は、除
算の分母側の入力アナログ信号ＡをＸ／２n Ｄ／Ａ変換
器４と減算回路７との入力するタイミングを計っている
アナログスイッチであり、３は、除算の分母側のアナロ
グ値を基準電圧とし、ｎビットカウンタ６から渡される
ディジタル値Ｘを２n で除算した後Ｄ／Ａ変換を行うＸ
／２n Ｄ／Ａ変換回路であり、４は、Ｘ／２n Ｄ／Ａ変
換器３からのアナログ信号Ａａを２倍にする増幅回路で
あり、５は、変換開始終了回路１からの変換開始終了を
通知するカウンタＥＮＡの信号ｂにより基本クロックＣ
Ｂをもとにカウンタクロック信号ｃの発生を開始させて
ｎビットカウンタ６へ与え、カウンタＥＮＡ信号ｂによ
りカウンタクロック信号ｃを停止するパルス発生回路で
あり、６は、パルス発生回路５からのカウンタクロック
信号ｃをクロック入力としてカウントを行い、その結果
のディジタルカウント値ＸをＸ／２n Ｄ／Ａ変換器３へ
渡し、またディジタルカウント値Ｘを除算ラッチ回路９
へ渡すｎビットカウンタであり、７は、アナログスイッ
チ２を通過した除算の分母側のアナログ信号ａとＸ／２
n Ｄ／Ａ変換器３の出力を増幅回路４により２倍したア
ナログ信号Ａａをアナログ減算する減算回路であり、８
は、減算回路７からの減算結果アナログ信号Ｖｏｕｔと
除算の分子側のアナログ信号Ｂをコンパレートし、その
結果をコンパレートオン信号ｄとして変換開始終了回路
１へ渡し、同時に除算結果ラッチ回路９にラッチ信号と
して渡すコンパレータであり、９は、ｎビットカウンタ
６のディジタルカウント値Ｘをコンパレータ８のラッチ
信号により、ラッチして除算結果とする除算結果ラッチ
回路であり、１０は、動作タイミングを計る基本クロッ
ク信号ＣＡ、及び基本クロック信号ＣＢを発生するクロ
ック発振回路であり、上記に示した各回路によって、本
実施例は構成されている。
【００１５】図２は本実施例の動作の一例を示すタイミ
ング図、図３は本実施例における入力アナログ信号Ａ，
Ｂのそれぞれの特性を示し、（ａ）はアナログ信号Ａの
姿勢角度対電圧の関係を示す図、（ｂ）はアナログ信号
Ｂの姿勢角度対電圧の関係を示す図、（ｃ）はアナログ
信号Ｂ／アナログ信号Ａの演算結果の姿勢角度対割算結
果値を示す図である。
ング図、図３は本実施例における入力アナログ信号Ａ，
Ｂのそれぞれの特性を示し、（ａ）はアナログ信号Ａの
姿勢角度対電圧の関係を示す図、（ｂ）はアナログ信号
Ｂの姿勢角度対電圧の関係を示す図、（ｃ）はアナログ
信号Ｂ／アナログ信号Ａの演算結果の姿勢角度対割算結
果値を示す図である。
【００１６】次に、本実施例の動作について図１，図２
及び図３を参照して説明する。
及び図３を参照して説明する。
【００１７】本実施例はクロック発振回路１０から発生
する基本クロックＣＡと基本クロックＣＡの２倍の周期
の基本クロックＣＢとを基に動作を行っている。
する基本クロックＣＡと基本クロックＣＡの２倍の周期
の基本クロックＣＢとを基に動作を行っている。
【００１８】本実施例に入力される太陽センサに基づく
アナログ信号Ａは除算の分母側の信号とし、太陽センサ
に基づくアナログ信号Ｂを除算の分子側の信号とする。
アナログ信号Ａは除算の分母側の信号とし、太陽センサ
に基づくアナログ信号Ｂを除算の分子側の信号とする。
【００１９】基本クロック信号ＣＡ，ＣＢを基にして変
換開始終了回路１は変換開始を通知するアナログスイッ
チ信号ａをアナログスイッチ２に送信すると、アナログ
スイッチ２はクローズされて、アナログ信号ＡがＸ／２
n Ｄ／Ａ変換回路３へ基準電圧として入力される。ま
た、アナログ信号Ａは減算器７へも入力される。同時
に、基本クロックＣＢと変換開始終了回路１からのカウ
ンタＥＮＡ信号ｂとの入力によって、パルス発生回路５
がスタートしてカウンタクロック信号ｃを発生し、ｎビ
ットカウンタ６のカウントが開始される。ｎビットカウ
ンタ６のカウント値ＸはＸ／２n Ｄ／Ａ変換回路３のデ
ィジタル入力として設定される。Ｘ／２n Ｄ／Ａ変換回
路３のアナログ出力をＡａとすると、 Ａａ＝Ａ×［Ｘ／２n ］ （Ａ；アナログ信号Ａのア
ナログ値） として出力される。アナログ信号Ａａは増幅回路４によ
り２倍され減算回路７に入力される。減算回路７のアナ
ログ出力をＶｏｕｔとすると、 Ｖｏｕｔ＝Ａ×［Ｘ／２n ］×２−Ａ となる。アナログ信号Ｖｏｕｔがコンパレータ８へ入力
され、コンパレータ８のリファレンス側信号として、除
算の分子側アナログ信号Ｂが入力される。コンパレータ
８では、Ｖｏｕｔとアナログ信号Ｂとが比較され、図２
に示すようにＶｏｕｔがｎビットカウンタ６の歩進によ
って増大するので、 Ｖｏｕｔ＝Ａ×［Ｘ／２n ］×２−Ａ＝Ｂ ・・・（式１） の判定を行う。式１の条件が成立した時点でコンパレー
タ８の出力のコンパレータオン信号ｄをパルス発生停止
信号として、変換開始終了回路１へ入力する。パルス発
生回路５は変換開始終了回路１からのカウンタＥＮＡ信
号ｄの停止によりカウンタクロック信号ｃを停止し、ｎ
ビットカウンタ６を停止させる。
換開始終了回路１は変換開始を通知するアナログスイッ
チ信号ａをアナログスイッチ２に送信すると、アナログ
スイッチ２はクローズされて、アナログ信号ＡがＸ／２
n Ｄ／Ａ変換回路３へ基準電圧として入力される。ま
た、アナログ信号Ａは減算器７へも入力される。同時
に、基本クロックＣＢと変換開始終了回路１からのカウ
ンタＥＮＡ信号ｂとの入力によって、パルス発生回路５
がスタートしてカウンタクロック信号ｃを発生し、ｎビ
ットカウンタ６のカウントが開始される。ｎビットカウ
ンタ６のカウント値ＸはＸ／２n Ｄ／Ａ変換回路３のデ
ィジタル入力として設定される。Ｘ／２n Ｄ／Ａ変換回
路３のアナログ出力をＡａとすると、 Ａａ＝Ａ×［Ｘ／２n ］ （Ａ；アナログ信号Ａのア
ナログ値） として出力される。アナログ信号Ａａは増幅回路４によ
り２倍され減算回路７に入力される。減算回路７のアナ
ログ出力をＶｏｕｔとすると、 Ｖｏｕｔ＝Ａ×［Ｘ／２n ］×２−Ａ となる。アナログ信号Ｖｏｕｔがコンパレータ８へ入力
され、コンパレータ８のリファレンス側信号として、除
算の分子側アナログ信号Ｂが入力される。コンパレータ
８では、Ｖｏｕｔとアナログ信号Ｂとが比較され、図２
に示すようにＶｏｕｔがｎビットカウンタ６の歩進によ
って増大するので、 Ｖｏｕｔ＝Ａ×［Ｘ／２n ］×２−Ａ＝Ｂ ・・・（式１） の判定を行う。式１の条件が成立した時点でコンパレー
タ８の出力のコンパレータオン信号ｄをパルス発生停止
信号として、変換開始終了回路１へ入力する。パルス発
生回路５は変換開始終了回路１からのカウンタＥＮＡ信
号ｄの停止によりカウンタクロック信号ｃを停止し、ｎ
ビットカウンタ６を停止させる。
【００２０】この時、式１を変換すると以下となる。
【００２１】 Ｂ／Ａ＝［Ｘ／２n ］×２−１ ・・・（式２） Ｘ＝［（Ｂ／Ａ）＋１］×（２n ）／２ ・・・（式３） よって、この時のｎビットカウンタ６のカウント値Ｘを
除算結果ラッチ回路９にラッチすれば、アナログ信号Ｂ
／Ａのディジタル値を得ることができる。
除算結果ラッチ回路９にラッチすれば、アナログ信号Ｂ
／Ａのディジタル値を得ることができる。
【００２２】なお、アナログ値Ａ及びＢ／Ａは以下の条
件を持つ。
件を持つ。
【００２３】 Ａ＞０ （＋極性をもつアナログ値） ・・・（式４） −１≦Ｂ／Ａ≦＋１ ・・・（式５） 図３は本実施例の実際に取り扱う物理量のアナログ信号
Ａ，Ｂとその演算結果との関係を示している。
Ａ，Ｂとその演算結果との関係を示している。
【００２４】アナログ姿勢センサの出力を基にして本実
施例に入力されるアナログ信号Ａ及びアナログ信号Ｂ
は、それぞれ姿勢角度に示す角度のときにそれぞれ図３
に示すアナログ電圧を出力する。
施例に入力されるアナログ信号Ａ及びアナログ信号Ｂ
は、それぞれ姿勢角度に示す角度のときにそれぞれ図３
に示すアナログ電圧を出力する。
【００２５】アナログ信号Ａ及びアナログ信号Ｂが本実
施例に入力されると、式２に基づくＢ／Ａ＝−１〜＋１
が求められる。アナログ姿勢センサは−６０度から＋６
０度までは線形にアナログ信号を出力するため、それ以
外の−９０度〜−６０度、＋６０度〜＋９０度は−１，
＋１となり、−６０度から＋６０度は−１〜＋１の値に
対応する。
施例に入力されると、式２に基づくＢ／Ａ＝−１〜＋１
が求められる。アナログ姿勢センサは−６０度から＋６
０度までは線形にアナログ信号を出力するため、それ以
外の−９０度〜−６０度、＋６０度〜＋９０度は−１，
＋１となり、−６０度から＋６０度は−１〜＋１の値に
対応する。
【００２６】実際には図１に示す演算結果ラッチ回路９
にｎビットカウンタ６のカウント値がラッチされる。ラ
ッチされる値は式２のＸである。図２の場合にはｎビッ
トカウンタ６を４ビットカウンタとした場合、演算結果
ラッチ回路９には「１０」がラッチされる。このとき式
２よりＢ／Ａ＝＋０．２５となる。この値は角度に直す
と１５度を示すことになる。
にｎビットカウンタ６のカウント値がラッチされる。ラ
ッチされる値は式２のＸである。図２の場合にはｎビッ
トカウンタ６を４ビットカウンタとした場合、演算結果
ラッチ回路９には「１０」がラッチされる。このとき式
２よりＢ／Ａ＝＋０．２５となる。この値は角度に直す
と１５度を示すことになる。
【００２７】
【発明の効果】以上説明したように本発明は、複数の太
陽センサに基づいて独立に発生した第１のアナログ信号
と第２のアナログ信号とを入力とし、予め定められたク
ロックパルスをカウントするｎビット（ｎ≧２の整数）
のカウント手段と、第１のアナログ信号の電圧を基準電
圧としカウント手段の出力値の２n 分の１をアナログ変
換して増幅するＤ／Ａ変換・増幅手段と、このＤ／Ａ変
換・増幅手段の出力電圧から基準電圧を減算した減算出
力値と第２のアナログ信号の電圧値とを比較するアナロ
グ比較手段と、減算出力値と第２のアナログ信号の電圧
値とが比較一致したときにカウント手段の歩進を停止し
てそのときのカウント手段のデジタル出力値を記憶する
記憶手段とを備えることにより、カウント手段とＤ／Ａ
変換・増幅手段とによるデジタル分解能（Ｘ／２n ）に
従ったアナログ値を演算の一方に用いているので、デジ
タル分解能を超えたアナログ入力信号の変動がない限
り、従来より精度の高い演算結果を出すことができる効
果がある。
陽センサに基づいて独立に発生した第１のアナログ信号
と第２のアナログ信号とを入力とし、予め定められたク
ロックパルスをカウントするｎビット（ｎ≧２の整数）
のカウント手段と、第１のアナログ信号の電圧を基準電
圧としカウント手段の出力値の２n 分の１をアナログ変
換して増幅するＤ／Ａ変換・増幅手段と、このＤ／Ａ変
換・増幅手段の出力電圧から基準電圧を減算した減算出
力値と第２のアナログ信号の電圧値とを比較するアナロ
グ比較手段と、減算出力値と第２のアナログ信号の電圧
値とが比較一致したときにカウント手段の歩進を停止し
てそのときのカウント手段のデジタル出力値を記憶する
記憶手段とを備えることにより、カウント手段とＤ／Ａ
変換・増幅手段とによるデジタル分解能（Ｘ／２n ）に
従ったアナログ値を演算の一方に用いているので、デジ
タル分解能を超えたアナログ入力信号の変動がない限
り、従来より精度の高い演算結果を出すことができる効
果がある。
【００２８】また、非線形範囲にあるアナログ信号が直
接アナログ比較手段での判断となって、アナログ信号の
大小判断が行なわれるので、従来に比較して誤差を出し
にくくすることができる効果がある。
接アナログ比較手段での判断となって、アナログ信号の
大小判断が行なわれるので、従来に比較して誤差を出し
にくくすることができる効果がある。
【図１】本発明の一実施例を示すブロック図である。
【図２】本実施例の動作の一例を示すタイミング図であ
る。
る。
【図３】本実施例における入力アナログ信号Ａ，Ｂのそ
れぞれの特性を示し、（ａ）はアナログ信号Ａの姿勢角
度対電圧の関係を示す図、（ｂ）はアナログ信号Ｂの姿
勢角度対電圧の関係を示す図、（ｃ）はアナログ信号Ｂ
／アナログ信号Ａの演算結果の姿勢角度対割算結果値を
示す図である。
れぞれの特性を示し、（ａ）はアナログ信号Ａの姿勢角
度対電圧の関係を示す図、（ｂ）はアナログ信号Ｂの姿
勢角度対電圧の関係を示す図、（ｃ）はアナログ信号Ｂ
／アナログ信号Ａの演算結果の姿勢角度対割算結果値を
示す図である。
【図４】従来例を示すブロック図である。
１ 変換開始終了回路 ２ アナログスイッチ ３ Ｘ／２n Ｄ／Ａ変換回路 ４ 増幅回路 ５ パルス発生回路 ６ ｎビットカウンタ ７ 減算回路 ８ コンパレータ ９ 除算結果ラッチ回路 １０ クロック発振回路
Claims (2)
- 【請求項１】 複数の太陽センサに基づいて独立に発生
した第１のアナログ信号と第２のアナログ信号とを入力
とし、予め定められたクロックパルスをカウントするｎ
ビット（ｎ≧２の整数）のカウント手段と、 前記第１のアナログ信号の電圧を基準電圧とし前記カウ
ント手段の出力値の２n 分の１をアナログ変換して増幅
するＤ／Ａ変換・増幅手段と、 このＤ／Ａ変換・増幅手段の出力電圧から前記基準電圧
を減算した減算出力値と前記第２のアナログ信号の電圧
値とを比較するアナログ比較手段と、前記減算出力値と
前記第２のアナログ信号の電圧値とが比較一致したとき
に前記カウント手段の歩進を停止してそのときの前記カ
ウント手段のデジタル出力値を記憶する記憶手段とを備
えることを特徴とする太陽センサ信号の処理装置。 - 【請求項２】 除算の分母側となる複数の太陽センサに
基づく第１のアナログ信号の入力のスイッチングを行う
アナログスイッチと、カウンタクロック信号を発生する
パルス発生回路と、前記アナログスイッチのスイッチン
グ指令及び前記パルス発生回路の前記カウンタクロック
信号の発生指令を行う変換開始終了回路と、前記アナロ
グスイッチを通過した前記第１のアナログ信号を基準信
号として入力しＤ／Ａ変換を行うＤ／Ａ変換器と、この
Ｄ／Ａ変換器出力のアナログ値を２倍する増幅回路と、
この増幅回路の出力信号から前記アナログスイッチを通
過した前記第１のアナログ信号を減算する減算回路と、
この減算回路の出力と除算分子側となる前記複数の太陽
センサに基づく第２のアナログ信号とを比較するコンパ
レートと、前記パルス発生回路からの前記カウンタクロ
ック信号をクロックとして入力しカウント結果を前記Ｄ
／Ａ変換器のディジタル入力として出力するｎビットカ
ウンタ（ｎ≧２の整数）と、このｎビットカウンタの出
力を前記コンパレータの比較一致の信号でラッチする除
算結果ラッチ回路とを有することを特徴とする太陽セン
サ信号の処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7060879A JP2609832B2 (ja) | 1995-03-20 | 1995-03-20 | 太陽センサ信号の処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7060879A JP2609832B2 (ja) | 1995-03-20 | 1995-03-20 | 太陽センサ信号の処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08261750A JPH08261750A (ja) | 1996-10-11 |
| JP2609832B2 true JP2609832B2 (ja) | 1997-05-14 |
Family
ID=13155111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7060879A Expired - Lifetime JP2609832B2 (ja) | 1995-03-20 | 1995-03-20 | 太陽センサ信号の処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2609832B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111797527A (zh) * | 2020-07-01 | 2020-10-20 | 中国科学院上海技术物理研究所 | 一种太阳敏感器的模拟测试方法及模拟系统 |
-
1995
- 1995-03-20 JP JP7060879A patent/JP2609832B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08261750A (ja) | 1996-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8284090B2 (en) | Method and apparatus for analog to digital conversion of small signals in the presence of a large DC offset | |
| US7916063B1 (en) | Charge-sharing digital to analog converter and successive approximation analog to digital converter | |
| JP2787445B2 (ja) | デルタ−シグマ変調を使用するアナログ−ディジタル変換器 | |
| JP2924373B2 (ja) | Ａ／ｄ変換回路 | |
| US6307494B2 (en) | Device and method for the rapid digital/analog conversion of pulse width modulated signals | |
| GB2102643A (en) | A/d converter having a self-bias circuit | |
| JP2609832B2 (ja) | 太陽センサ信号の処理装置 | |
| US6504500B1 (en) | A/D converter and A/D converting method | |
| US11223366B2 (en) | Analog to digital converter, analog to digital conversion method, and displacement detection apparatus | |
| US4851844A (en) | D/A converter with switched capacitor control | |
| KR950000418B1 (ko) | 시간정보 검출장치 | |
| JPS5817407B2 (ja) | 零調装置 | |
| JP3843232B2 (ja) | デルタシグマ変換器のオフセット補正装置及び電力量計 | |
| JP3083254B2 (ja) | Ａ／ｄ変換器 | |
| JPH0658772A (ja) | エンコーダ信号処理回路 | |
| JPH0338779B2 (ja) | ||
| JP4422284B2 (ja) | Ａ／ｄ変換器及び半導体圧力センサ装置 | |
| RU1807559C (ru) | Устройство аналого-цифрового преобразовани | |
| SU834892A1 (ru) | Аналого-цифровой преобразователь | |
| JPH07333260A (ja) | 電流センサのオフセット除去回路 | |
| SU1758581A1 (ru) | Формирователь ортогональных сигналов | |
| SU1582355A1 (ru) | След щий аналого-цифровой преобразователь | |
| SU652570A2 (ru) | Устройство дл централизованного контрол | |
| Kaulberg et al. | A silicon potentiometer for hearing aids | |
| SU1164748A1 (ru) | Устройство дл решени обратных задач теории пол |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19961217 |