JPH0519395B2 - - Google Patents
Info
- Publication number
- JPH0519395B2 JPH0519395B2 JP59007165A JP716584A JPH0519395B2 JP H0519395 B2 JPH0519395 B2 JP H0519395B2 JP 59007165 A JP59007165 A JP 59007165A JP 716584 A JP716584 A JP 716584A JP H0519395 B2 JPH0519395 B2 JP H0519395B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- clock
- rate
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000005070 sampling Methods 0.000 claims description 32
- 230000003111 delayed effect Effects 0.000 claims description 5
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims 1
- 238000010248 power generation Methods 0.000 claims 1
- 239000013256 coordination polymer Substances 0.000 description 28
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 238000007493 shaping process Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05D—SYSTEMS FOR CONTROLLING OR REGULATING NON-ELECTRIC VARIABLES
- G05D13/00—Control of linear speed; Control of angular speed; Control of acceleration or deceleration, e.g. of a prime mover
- G05D13/62—Control of linear speed; Control of angular speed; Control of acceleration or deceleration, e.g. of a prime mover characterised by the use of electric means, e.g. use of a tachometric dynamo, use of a transducer converting an electric value into a displacement
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Control Of Electric Motors In General (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、デイジタルサーボシステムにおけ
る、周波数弁別装置に関する。
る、周波数弁別装置に関する。
一般にモータの回転速度を一定に制御する場合
には、第１図に示すようにモータ３に設けた例え
ば回転円板４から検出器５によりモータ３の回転
速度に関連して検出した周波数発電信号（以下
FG信号と言う）を周波数弁別装置１で周波数弁
別して、モータ３の回転速度に応じた誤差電圧Ｅ
を得、この誤差電圧Ｅをモータ駆動増幅器２を介
してモータ３に負帰還して制御する、サーボ制御
方式が採用されている。
には、第１図に示すようにモータ３に設けた例え
ば回転円板４から検出器５によりモータ３の回転
速度に関連して検出した周波数発電信号（以下
FG信号と言う）を周波数弁別装置１で周波数弁
別して、モータ３の回転速度に応じた誤差電圧Ｅ
を得、この誤差電圧Ｅをモータ駆動増幅器２を介
してモータ３に負帰還して制御する、サーボ制御
方式が採用されている。
ところで、上記サーボ制御回路系の高集積化、
制御性能の向上などを目的として、近年急発展し
ているデイジタルIC技術により、デイジタル処
理する試みが進展中である。このデイジタル方式
では、モータの回転に関連して検出したFG信号
の周波数あるいは所定の基準信号に対する位相差
等を、高精度のクロツクで計測し、これによつて
得た誤差データをデイジタル処理によりパルス幅
変調し、その出力を低域フイルタなどによつて復
調してからモータへ負帰還制御電圧を供給するよ
うに構成する方法が一般に用いられる。
制御性能の向上などを目的として、近年急発展し
ているデイジタルIC技術により、デイジタル処
理する試みが進展中である。このデイジタル方式
では、モータの回転に関連して検出したFG信号
の周波数あるいは所定の基準信号に対する位相差
等を、高精度のクロツクで計測し、これによつて
得た誤差データをデイジタル処理によりパルス幅
変調し、その出力を低域フイルタなどによつて復
調してからモータへ負帰還制御電圧を供給するよ
うに構成する方法が一般に用いられる。
一方サーボシステムの高性能化、低コスト化、
システム設計のフレキシビリテイ向上のために、
FG信号として高レートと低レートを選択切替え
できるシステムが考案されている。しかしこの場
合、各FGレートにおいてサーボ系の最適設計を
行うために、制御性能の向上、ループゲインの最
適化など、異なるレートモードに応じてそれに対
応したハードウエアが必要になるという問題点が
あつた。たとえばFG低レートが選択された時、
制御性能の劣化を改善するために、あらたに付加
回路が必要となり、そのために周辺回路が増加し
て回路規模が増大し、コストも増加する、といつ
た欠点があつた。
システム設計のフレキシビリテイ向上のために、
FG信号として高レートと低レートを選択切替え
できるシステムが考案されている。しかしこの場
合、各FGレートにおいてサーボ系の最適設計を
行うために、制御性能の向上、ループゲインの最
適化など、異なるレートモードに応じてそれに対
応したハードウエアが必要になるという問題点が
あつた。たとえばFG低レートが選択された時、
制御性能の劣化を改善するために、あらたに付加
回路が必要となり、そのために周辺回路が増加し
て回路規模が増大し、コストも増加する、といつ
た欠点があつた。
本発明の目的は、複数個のFGレート切替機能
を有するデイジタルサーボシステムにおいて、低
FGレートモードでの制御性能の向上を前記異な
るレートに対してハードウエアを共用化して実現
できる周波数弁別装置を提供することにある。
を有するデイジタルサーボシステムにおいて、低
FGレートモードでの制御性能の向上を前記異な
るレートに対してハードウエアを共用化して実現
できる周波数弁別装置を提供することにある。
上記目的を達成するために、本発明は第１の
FGレート（高レート）と第２のFGレート（低レ
ート）時の各々のレート周波数が1、2（1／2
＝Ｎ）の時、該第２のFGレート信号に基づくサ
ンプリング信号を前記第１のFGレート信号に基
づくサンプリング信号の場合の周波数２逓倍し、
かつサンプリグ信号の周期を計数する計数装置に
おいて、前記第２のFGレート信号の周波数に関
連したデータを計数するクロツクとして、前記第
１のFGレート信号の場合に使用するクロツクに
対し、２／Ｎ分周したクロツクを使用することに
よつて、サーボ系のループゲインを複数種類の
FGレートの場合でも一定に保ち、ハードウエア
の共用化を実現したものである。
FGレート（高レート）と第２のFGレート（低レ
ート）時の各々のレート周波数が1、2（1／2
＝Ｎ）の時、該第２のFGレート信号に基づくサ
ンプリング信号を前記第１のFGレート信号に基
づくサンプリング信号の場合の周波数２逓倍し、
かつサンプリグ信号の周期を計数する計数装置に
おいて、前記第２のFGレート信号の周波数に関
連したデータを計数するクロツクとして、前記第
１のFGレート信号の場合に使用するクロツクに
対し、２／Ｎ分周したクロツクを使用することに
よつて、サーボ系のループゲインを複数種類の
FGレートの場合でも一定に保ち、ハードウエア
の共用化を実現したものである。
以下、本発明を実施例により詳細に説明する。
第２図は本発明によるデイジタル方式の周波数
弁別装置の全体構成を示すブロツク図である。第
２図において、６は検出器５からのFG信号の入
力端子で７はこのFG信号をパルス整形して信号
FGを得るパルス整形回路である。８はサンプリ
ングパルス形成回路で、後述のクロツクパルス形
成回路１１から出力されるクロツクパルスCPに
同期化してサンプリングパルスSPを得る。サン
プリングパルス形成回路８は、FGレート切替機
能も有し、端子２２からの信号Sfにより、高FG
レートと低FGレートの切替えを行う。即ち、信
号FG′は高FGレートが選択された場合は直接、
低FGレートが選択された場合は、制御レートを
倍増させるために周波数が２逓倍されて、クロツ
クパルスCPに同期化微分される。９は周波数２
逓倍切替回路を示し、各々のサンプリングパルス
は、高FGレート制御の場合は回路８内のａ端子
に周波数２逓倍されず入力信号FG′と同じ周波数
のサンプリングパルスが出力され、低FGレート
制御の場合はｂ端子に入力信号FG′の周波数を２
逓倍したサンプリングパルスが出力される。
弁別装置の全体構成を示すブロツク図である。第
２図において、６は検出器５からのFG信号の入
力端子で７はこのFG信号をパルス整形して信号
FGを得るパルス整形回路である。８はサンプリ
ングパルス形成回路で、後述のクロツクパルス形
成回路１１から出力されるクロツクパルスCPに
同期化してサンプリングパルスSPを得る。サン
プリングパルス形成回路８は、FGレート切替機
能も有し、端子２２からの信号Sfにより、高FG
レートと低FGレートの切替えを行う。即ち、信
号FG′は高FGレートが選択された場合は直接、
低FGレートが選択された場合は、制御レートを
倍増させるために周波数が２逓倍されて、クロツ
クパルスCPに同期化微分される。９は周波数２
逓倍切替回路を示し、各々のサンプリングパルス
は、高FGレート制御の場合は回路８内のａ端子
に周波数２逓倍されず入力信号FG′と同じ周波数
のサンプリングパルスが出力され、低FGレート
制御の場合はｂ端子に入力信号FG′の周波数を２
逓倍したサンプリングパルスが出力される。
１０は所定の周波数のクロツクCP0の入力端子
であり、クロツクパルス形成回路１１で次のよう
なクロツクパルスCPを生成する。すなわち、FG
レート切替信号Sfにより、高FGレート選択の場
合は、入力端子１０から供給されたクロツクCP0
が直接クロツクパルスCPとして回路１１内の端
子ａに出力され、低FGレート選択の場合は、詳
細は後述するが、クロツク分周回路１２により所
定の分周比にクロツクCP0が分周され、端子ｂに
出力され、切換スイツチにより選択されて出力さ
れる。上記クロツクパルスCPは前記サンプリン
グパルス形成回路８及び後述の遅延回路１３．カ
ウンタ１４に供給される。
であり、クロツクパルス形成回路１１で次のよう
なクロツクパルスCPを生成する。すなわち、FG
レート切替信号Sfにより、高FGレート選択の場
合は、入力端子１０から供給されたクロツクCP0
が直接クロツクパルスCPとして回路１１内の端
子ａに出力され、低FGレート選択の場合は、詳
細は後述するが、クロツク分周回路１２により所
定の分周比にクロツクCP0が分周され、端子ｂに
出力され、切換スイツチにより選択されて出力さ
れる。上記クロツクパルスCPは前記サンプリン
グパルス形成回路８及び後述の遅延回路１３．カ
ウンタ１４に供給される。
１５はデータラツチ回路、１６はデータ比較回
路、１７はカウンタ、１８はパルス幅変調回路を
示す。次にこれらの動作を説明する。FG信号の
周波数に関連したサンプリングパルスSPは前記
クロツクパルスCPをカウンタ１４で計数して得
た計数データD1を回路１５にラツチするラツチ
パルスとして働き、またこのサンプリングパルス
SPを遅延回路１３でクロツクパルスCPに同期し
て遅延した信号SP′でカウンタ１４をリセツトす
る。カウンタ１４がリセツトされた後、カウンタ
１４はクロツクパルスCPを再び計数開始し、次
のリセツトパルスSP′が入力される迄計数を続け
る。即ちサンプリングパルスSPの周期（したが
つてその周波数）に応じた計数データD1がデー
タラツチ回路１５にラツチされる。
路、１７はカウンタ、１８はパルス幅変調回路を
示す。次にこれらの動作を説明する。FG信号の
周波数に関連したサンプリングパルスSPは前記
クロツクパルスCPをカウンタ１４で計数して得
た計数データD1を回路１５にラツチするラツチ
パルスとして働き、またこのサンプリングパルス
SPを遅延回路１３でクロツクパルスCPに同期し
て遅延した信号SP′でカウンタ１４をリセツトす
る。カウンタ１４がリセツトされた後、カウンタ
１４はクロツクパルスCPを再び計数開始し、次
のリセツトパルスSP′が入力される迄計数を続け
る。即ちサンプリングパルスSPの周期（したが
つてその周波数）に応じた計数データD1がデー
タラツチ回路１５にラツチされる。
データラツチ回路１５からのデータD2は、ク
ロツクCP0を計数するカウンタ１７の計数データ
D3とデータ比較回路１６で比較され、両者が一
致した時に一致信号PIがデータ比較回路１６よ
り出力される。該信号PIと端子１９からの一定
周波数のキヤリア信号Pcはパルス幅変調回路１
８に入力され、データラツチ回路１５からの出力
データD2の値の大きさ、即ち端子６からのFG信
号の周波数値に応じてパルス幅変調された信号
Pwが該パルス幅変調回路１８から出力される。
この信号Pwは、ローパスフイルタ２０によりほ
ぼ直流電圧に平滑されて、誤差電圧Ｅとなり、端
子２１を介して前記第１図のモータ駆動増幅器２
へ供給される。
ロツクCP0を計数するカウンタ１７の計数データ
D3とデータ比較回路１６で比較され、両者が一
致した時に一致信号PIがデータ比較回路１６よ
り出力される。該信号PIと端子１９からの一定
周波数のキヤリア信号Pcはパルス幅変調回路１
８に入力され、データラツチ回路１５からの出力
データD2の値の大きさ、即ち端子６からのFG信
号の周波数値に応じてパルス幅変調された信号
Pwが該パルス幅変調回路１８から出力される。
この信号Pwは、ローパスフイルタ２０によりほ
ぼ直流電圧に平滑されて、誤差電圧Ｅとなり、端
子２１を介して前記第１図のモータ駆動増幅器２
へ供給される。
第３図は本発明に係わるサンプリングパルス形
成回路８の具体的一実施例である。第３図におい
て、第２図で説明した如く、パルス整形回路７で
整形されたFG′信号は、端子２４よりＤフリツプ
フロツプ（以後DFと記す）２６に入力される。
該DF２６において、該FG′信号は、前述したク
ロツクパルス形成回路１１からのクロツクパルス
CPの立下りに同期化され、その出力Q1，1は第
４図に示すように、信号FG′より最大で、クロツ
クパルスCPの１周期遅延した信号となる。２５
はクロツクパルスCPの入力端子である。DF２６
の出力信号Q1はさらにDF２７のＤ入力に入力さ
れ、前記DF２６と同様に、クロツクパルスCPの
立下りに同期化され、信号Q1，1より１クロツ
ク周期遅延した出力信号Q2，2がDF２７から出
力される。
成回路８の具体的一実施例である。第３図におい
て、第２図で説明した如く、パルス整形回路７で
整形されたFG′信号は、端子２４よりＤフリツプ
フロツプ（以後DFと記す）２６に入力される。
該DF２６において、該FG′信号は、前述したク
ロツクパルス形成回路１１からのクロツクパルス
CPの立下りに同期化され、その出力Q1，1は第
４図に示すように、信号FG′より最大で、クロツ
クパルスCPの１周期遅延した信号となる。２５
はクロツクパルスCPの入力端子である。DF２６
の出力信号Q1はさらにDF２７のＤ入力に入力さ
れ、前記DF２６と同様に、クロツクパルスCPの
立下りに同期化され、信号Q1，1より１クロツ
ク周期遅延した出力信号Q2，2がDF２７から出
力される。
次に信号1，Q2は、前述したレート切替信Sf
とともに、ANDゲート２８に入力され、信号
Q1，2はANDゲート２９に入力される。これら
のゲート２８，２９の出力はNORゲート３０に
入力され、その出力は、前述したサンプリング信
号SPとなり、端子３１に出力される。
とともに、ANDゲート２８に入力され、信号
Q1，2はANDゲート２９に入力される。これら
のゲート２８，２９の出力はNORゲート３０に
入力され、その出力は、前述したサンプリング信
号SPとなり、端子３１に出力される。
次に、まず高FGレートが選択された場合を説
明する。この場合、前述したレート切替信号Sfは
“ロー”レベル（以下“Ｌ”と記す）であり、ゲ
ート２８の出力は“Ｌ”となるので、ゲート３０
にはゲート２９の出力である信号Q1と2の論理
積の反転信号、即ち第４図ｇに示すサンプリング
信号SP1が出力される。また、低FGレートが選
択された場合は、前記信号Sfは“ハイ”レベル
（以下“Ｈ”と記す）となり、ゲート３０の出力
は、ゲート２８とゲート２９の出力を加算して反
転した信号が出力される。即ち信号1，Q2の論
理積と信号Q1，2の論理積を加算して、それを
反転した信号SP2が、出力される。この信号SP2
は第４図ｈに示すように元のFG′信号を周波数２
逓倍したサンプリング信号となつている。
明する。この場合、前述したレート切替信号Sfは
“ロー”レベル（以下“Ｌ”と記す）であり、ゲ
ート２８の出力は“Ｌ”となるので、ゲート３０
にはゲート２９の出力である信号Q1と2の論理
積の反転信号、即ち第４図ｇに示すサンプリング
信号SP1が出力される。また、低FGレートが選
択された場合は、前記信号Sfは“ハイ”レベル
（以下“Ｈ”と記す）となり、ゲート３０の出力
は、ゲート２８とゲート２９の出力を加算して反
転した信号が出力される。即ち信号1，Q2の論
理積と信号Q1，2の論理積を加算して、それを
反転した信号SP2が、出力される。この信号SP2
は第４図ｈに示すように元のFG′信号を周波数２
逓倍したサンプリング信号となつている。
以上のように、FGレートとして高低レート選
択する、周波数弁別装置において、低レート選択
時には制御性を向上させるためにFG信号を周波
数２逓倍してサンプリング信号を形成する。一
方、サーボ系のループゲインＧとサンプリング信
号SPの周波数s、およびこのサンプリング信号
に基づいた、データを計数するクロツクパルス
CPの周波数cpとの関係は、 Ｇ∝cp／s で表わされる。そこで、低FGレート選択時のサ
ンプリング周波数1と高FGレート選択時のサン
プリング周波数2との比を2／1＝Ｎとした時両
モードでハードウエアを共通にすることを狙い、
サーボ系のループゲインを最適な一定値に保つた
めには、低FGレートモードにおいては、サンプ
リング周波数を２逓倍した事を考慮して、そのク
ロツク周波数として、高FGレートモードの２／
Ｎ倍にする必要がある。
択する、周波数弁別装置において、低レート選択
時には制御性を向上させるためにFG信号を周波
数２逓倍してサンプリング信号を形成する。一
方、サーボ系のループゲインＧとサンプリング信
号SPの周波数s、およびこのサンプリング信号
に基づいた、データを計数するクロツクパルス
CPの周波数cpとの関係は、 Ｇ∝cp／s で表わされる。そこで、低FGレート選択時のサ
ンプリング周波数1と高FGレート選択時のサン
プリング周波数2との比を2／1＝Ｎとした時両
モードでハードウエアを共通にすることを狙い、
サーボ系のループゲインを最適な一定値に保つた
めには、低FGレートモードにおいては、サンプ
リング周波数を２逓倍した事を考慮して、そのク
ロツク周波数として、高FGレートモードの２／
Ｎ倍にする必要がある。
第５図は、そのためのクロツク分周回路１２の
具体的一実施例で、特に、本実施例ではＮ＝５の
場合について、クロツクCP0に対し、それを2/5
分周したクロツクパルスCPの形成回路を示して
いる。このクロツク分周回路１２は、Ｔフリツプ
フロツプ（以後TFと記す）３２，３３、Ｄフリ
ツプフロツプ（DFと記す）３７，３８、NAND
ゲート３４、ANDゲート３５、ORゲート３９、
インバータ３６より構成されている。
具体的一実施例で、特に、本実施例ではＮ＝５の
場合について、クロツクCP0に対し、それを2/5
分周したクロツクパルスCPの形成回路を示して
いる。このクロツク分周回路１２は、Ｔフリツプ
フロツプ（以後TFと記す）３２，３３、Ｄフリ
ツプフロツプ（DFと記す）３７，３８、NAND
ゲート３４、ANDゲート３５、ORゲート３９、
インバータ３６より構成されている。
以下、第５図に示したクロツク分周回路１２の
動作を第６図に示すタイミングチヤートにしたが
つて説明する。TF３２，３３の出力信号Q3，Q4
の初期状態を“Ｌ”とし、その両信号を入力とす
るNANDゲート３４の出力信号D1を“Ｈ”、DF
３７，３８の出力信号Q5，Q6を“Ｈ”とする。
クロツクCP0はTF３２、DF３７のクロツク入力
及びインバータ３６に入力されるが、CP0の立下
りでTF３２の出力は反転し、CP0の最初の４周
期Ａ点までは、第６図ロのようにQ3はクロツク
CPが1/2分周された信号となる。またTF３３の
出力Q4はTF３２の出力Q3の立下りで反転し、Q3
が1/2分周された、ハに示す信号となる。また出
力信号Q3，Q4はNANDゲート３４に入力され、
その出力信号D1は第６図ニに示すように、Q3，
Q4がともに“Ｈ”の時“Ｌ”となる。信号D1は
DF３７，３８のＤ入力に入力される。DF３７の
出力信号Q5は信号D1よりクロツクCP01周期分遅
延したホに示す信号となる。このDF３７の出力
信号5は、信号D1の立ち上り時からクロツク
CP0の１周期の期間即ちＡ〜Ｂの期間“Ｈ”とな
るが、この信号5により、TF３２，３３はリセ
ツトされる。したがつて、第６図Ｂ点におけるク
ロツクCP0の立下り点において、TF３２はまだ
リセツトされた状態であり、Q3は“Ｌ”のまま
である。そして、次のCP0の立下り時のＣ点で
は、3は既に“Ｌ”でTF３２はリセツト解除さ
れているので、Q3は状態が反転し、それ以降の
A′点迄のQ3はCP0が1/2分周された信号となる。
次の期間A′〜B′においては、前述した動作と同
様に、5が“Ｈ”となりTF３２，３３はリセツ
トされる。そして、前述と同様にB′点において
はQ3は“Ｌ”のままである。したがつてTF３２
の出力信号Q3は、第６図ロに示すようなCP0の1/
２分周を２回、1/3分周を１回ずつ交互に繰返す信
号波形となる。
動作を第６図に示すタイミングチヤートにしたが
つて説明する。TF３２，３３の出力信号Q3，Q4
の初期状態を“Ｌ”とし、その両信号を入力とす
るNANDゲート３４の出力信号D1を“Ｈ”、DF
３７，３８の出力信号Q5，Q6を“Ｈ”とする。
クロツクCP0はTF３２、DF３７のクロツク入力
及びインバータ３６に入力されるが、CP0の立下
りでTF３２の出力は反転し、CP0の最初の４周
期Ａ点までは、第６図ロのようにQ3はクロツク
CPが1/2分周された信号となる。またTF３３の
出力Q4はTF３２の出力Q3の立下りで反転し、Q3
が1/2分周された、ハに示す信号となる。また出
力信号Q3，Q4はNANDゲート３４に入力され、
その出力信号D1は第６図ニに示すように、Q3，
Q4がともに“Ｈ”の時“Ｌ”となる。信号D1は
DF３７，３８のＤ入力に入力される。DF３７の
出力信号Q5は信号D1よりクロツクCP01周期分遅
延したホに示す信号となる。このDF３７の出力
信号5は、信号D1の立ち上り時からクロツク
CP0の１周期の期間即ちＡ〜Ｂの期間“Ｈ”とな
るが、この信号5により、TF３２，３３はリセ
ツトされる。したがつて、第６図Ｂ点におけるク
ロツクCP0の立下り点において、TF３２はまだ
リセツトされた状態であり、Q3は“Ｌ”のまま
である。そして、次のCP0の立下り時のＣ点で
は、3は既に“Ｌ”でTF３２はリセツト解除さ
れているので、Q3は状態が反転し、それ以降の
A′点迄のQ3はCP0が1/2分周された信号となる。
次の期間A′〜B′においては、前述した動作と同
様に、5が“Ｈ”となりTF３２，３３はリセツ
トされる。そして、前述と同様にB′点において
はQ3は“Ｌ”のままである。したがつてTF３２
の出力信号Q3は、第６図ロに示すようなCP0の1/
２分周を２回、1/3分周を１回ずつ交互に繰返す信
号波形となる。
次にDF３８の出力信号Q6は、第６図トに示す
ようにそのＤ入力に入力された信号D1が、イン
バータ３６で反転されたクロツク0により、ク
ロツクCP0の半周期分遅延した信号となる。よつ
て、その反転出力信号0は、チに示す信号波形
となり、これはクロツクCP0を1/5分周した信号
である。一方、TF３２の出力信号Q3とTF３３
の出力信号4を入力とするANDゲート３５の出
力信号D2は第６図リに示すような信号波形とな
り、これもクロツクCP0を1/5分周した信号であ
るが、信号6に対し、みかけ上、180°の位相ず
れを有している。したがつて、ORゲート３９に
より、両信号6、D2を加算することにより、第
６図ヌのような、クロツクCP0に対し、2/5分周
された、クロツクパルスCPが得られる。このク
ロツクパルスCPはクロツクパルス形成回路１２
内の端子ｂに出力される。
ようにそのＤ入力に入力された信号D1が、イン
バータ３６で反転されたクロツク0により、ク
ロツクCP0の半周期分遅延した信号となる。よつ
て、その反転出力信号0は、チに示す信号波形
となり、これはクロツクCP0を1/5分周した信号
である。一方、TF３２の出力信号Q3とTF３３
の出力信号4を入力とするANDゲート３５の出
力信号D2は第６図リに示すような信号波形とな
り、これもクロツクCP0を1/5分周した信号であ
るが、信号6に対し、みかけ上、180°の位相ず
れを有している。したがつて、ORゲート３９に
より、両信号6、D2を加算することにより、第
６図ヌのような、クロツクCP0に対し、2/5分周
された、クロツクパルスCPが得られる。このク
ロツクパルスCPはクロツクパルス形成回路１２
内の端子ｂに出力される。
上記クロツクパルスCPを周波数弁別装置内の
データの計数に用いることにより、低FGレート
（実施例では高FGレートに対し1/5のレート）の
周波数２逓倍制御を実現できる。また、実施例で
はＮ＝５の場合を示したが、Ｎが奇数のその他の
値、例えばＮ＝３、７、９などの場合でも同様の
手段で、低FGレートモードの２逓倍制御が可能
である。さらに、本実施例では、２種類のFGレ
ート切替の場合で示したが、レート切替数がもつ
と多い場合でも、本発明の主旨をそれるものでは
ない。
データの計数に用いることにより、低FGレート
（実施例では高FGレートに対し1/5のレート）の
周波数２逓倍制御を実現できる。また、実施例で
はＮ＝５の場合を示したが、Ｎが奇数のその他の
値、例えばＮ＝３、７、９などの場合でも同様の
手段で、低FGレートモードの２逓倍制御が可能
である。さらに、本実施例では、２種類のFGレ
ート切替の場合で示したが、レート切替数がもつ
と多い場合でも、本発明の主旨をそれるものでは
ない。
以上説明したように、本発明によれば、高・低
FGレート切替機能を有する周波数弁別装置にお
いて、両レートモードで該弁別装置のハードウエ
アを共用化できるとともに低FGレート選択時の
制御性能を向上できる。
FGレート切替機能を有する周波数弁別装置にお
いて、両レートモードで該弁別装置のハードウエ
アを共用化できるとともに低FGレート選択時の
制御性能を向上できる。
また本発明の回路形式はIC化に適しており、
これをデイジタルICとして集積化することによ
り、周辺回路の削減、回路の小形化、コスト低減
化の効果がある。
これをデイジタルICとして集積化することによ
り、周辺回路の削減、回路の小形化、コスト低減
化の効果がある。
第１図はモータの速度制御装置を示すブロツク
図、第２図は本発明による周波数弁別装置の一実
施例を示すブロツク図、第３図はサンプリングパ
ルス形成回路の具体的一例を示す回路図、第４図
はその動作説明のためのタイミングチヤート図、
第５図はクロツクパルス形成回路の一具体例を示
す回路図、第６図はその動作説明のためのタイミ
ングチヤート図である。 １……周波数弁別装置、８……サンプリングパ
ルス形成回路、９……周波数２逓倍切替回路、１
１……クロツクパルス形成回路、１２……クロツ
ク分周回路。
図、第２図は本発明による周波数弁別装置の一実
施例を示すブロツク図、第３図はサンプリングパ
ルス形成回路の具体的一例を示す回路図、第４図
はその動作説明のためのタイミングチヤート図、
第５図はクロツクパルス形成回路の一具体例を示
す回路図、第６図はその動作説明のためのタイミ
ングチヤート図である。 １……周波数弁別装置、８……サンプリングパ
ルス形成回路、９……周波数２逓倍切替回路、１
１……クロツクパルス形成回路、１２……クロツ
ク分周回路。
Claims (1)
- 【特許請求の範囲】 １ 入力される周波数発電信号（FGレート信号）
として、第１のFGレート信号に対し、第２のFG
レート信号のレート比を１／Ｎ（Ｎは整数）とす
る周波数弁別装置において、 FGレート信号をもとに作成したサンプリング
信号及びこれを周波数２逓倍したサンプリング信
号を切り換え生成するサンプリング信号生成手段
と、基準クロツク及び該クロツクを２／Ｎ分周し
たクロツクを切り換え生成するクロツク生成手段
と、前記サンプリング信号を所定時間遅延する手
段と、該遅延したサンプリング信号の周期を前記
クロツク生成手段からのクロツクに基づいて計数
する計数手段と、計数データを前記サンプリング
信号でラツチする手段と、ラツチデータに基づき
前記FGレート信号の周波数に関連した周波数弁
別信号を生成する手段と、を備えたことを特徴と
する周波数弁別装置。 ２ 上記サンプリング信号生成手段は、 上記第１のFGレート信号を入力するときは、
周波数２逓倍しないサンプリング信号を、上記第
２のFG信号を入力するときは、周波数２逓倍し
たサンプリング信号を選択出力し、 上記クロツク生成手段は、 上記第１のFGレート信号を入力するときは、
２／Ｎ分周しないクロツクを、上記第２のFG信
号を入力するときは、２／Ｎ分周したクロツクを
選択出力するように構成される特許請求の範囲第
１項に記載の周波数弁別装置。 ３ 上記クロツク生成手段は、 上記基準クロツクを１／Ｎに分周する手段と、
該分周出力に対し180°の位相差信号を形成する手
段と、該位相差信号と前記１／Ｎ分周出力とを加
算する手段とを備え、２／Ｎ分周のクロツクを生
成するように構成される特許請求の範囲第１項に
記載の周波数弁別装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59007165A JPS60152277A (ja) | 1984-01-20 | 1984-01-20 | 周波数弁別装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59007165A JPS60152277A (ja) | 1984-01-20 | 1984-01-20 | 周波数弁別装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60152277A JPS60152277A (ja) | 1985-08-10 |
| JPH0519395B2 true JPH0519395B2 (ja) | 1993-03-16 |
Family
ID=11658462
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59007165A Granted JPS60152277A (ja) | 1984-01-20 | 1984-01-20 | 周波数弁別装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60152277A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05156585A (ja) * | 1991-12-09 | 1993-06-22 | Sumitomo Heavy Ind Ltd | 製紙機械におけるパルプ洗浄装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3932104B2 (ja) * | 2002-03-20 | 2007-06-20 | 株式会社デンソー | 車両用交流発電機装置及びその製造方法 |
-
1984
- 1984-01-20 JP JP59007165A patent/JPS60152277A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05156585A (ja) * | 1991-12-09 | 1993-06-22 | Sumitomo Heavy Ind Ltd | 製紙機械におけるパルプ洗浄装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60152277A (ja) | 1985-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1054232A (en) | Phase detector having a 360.degree. linear range for periodic and aperiodic input pulse streams | |
| JPS6338584Y2 (ja) | ||
| EP0952669A1 (en) | Phase comparison circuit | |
| JPS61105120A (ja) | 周波数合成の方法及び周波数合成器 | |
| JPS63301624A (ja) | パルス列分周回路 | |
| JPH07101847B2 (ja) | デジタルフェイズロックドループ装置 | |
| JPH066212A (ja) | 位相比較回路およびこれを用いた位相同期発振回路 | |
| JP3011138B2 (ja) | ディレイロックドループ回路 | |
| JPH0519395B2 (ja) | ||
| JPH043691B2 (ja) | ||
| JPH0445307Y2 (ja) | ||
| JP3527593B2 (ja) | フェーズド・ロックド・ループ回路 | |
| KR950002296B1 (ko) | 펄스폭 변조(pwm)방식의 모터 제어시스템의 제어된 pwm신호 발생장치 | |
| JPS6266793A (ja) | 自動位相制御回路 | |
| JP2798125B2 (ja) | ディジタル信号同期化回路 | |
| JP3136824B2 (ja) | Ｐｌｌ回路 | |
| JPH0879029A (ja) | ４相クロツクパルス発生回路 | |
| JPS6227632B2 (ja) | ||
| SU1704163A1 (ru) | Устройство синхронизации информации, воспроизводимой с магнитного носител | |
| JP2748746B2 (ja) | 位相同期発振器 | |
| JPH0653821A (ja) | ディジタルｐｌｌ回路 | |
| JPH09251726A (ja) | データストローブ回路 | |
| JPH01235432A (ja) | 位相変換回路 | |
| JP2581098Y2 (ja) | クロックパルス再生回路 | |
| JPH084223B2 (ja) | ディジタル発振器 |