SU1704163A1

SU1704163A1 - Устройство синхронизации информации, воспроизводимой с магнитного носител

Info

Publication number: SU1704163A1
Application number: SU904783455A
Authority: SU
Inventors: Александр Эдуардович Мартынов; Борис Семенович Оболикшто
Original assignee: Киевский Политехнический Институт Им.50-Летия Великой Октябрьской Социалистической Революции
Priority date: 1990-01-16
Filing date: 1990-01-16
Publication date: 1992-01-07

Abstract

Изобретение относитс к устройствам синхронизации информации, воспроизведенной с магнитного носител , и может быть использовано в устройствах цифровой магнитной записи. Целью изобретени вл етс повышение надежности синхронизации за счет исключени генератора линейного напр жени , который используетс дл сравнени в фазовом детекторе. Устройство содержит фазовый детектор 10, фильтр 11 нижних частот , генератор 12, управл емый напр жением , делитель 13 частоты и блок формировани сравниваемых сигналов. Новым в устройстве вл етс то. что блок формировани сравниваемых сигналов выполнен так, что позвол ет повысить надежность синхронизации устройства.1 ил. (Л

Description

о

ь

со

Изобретение относитс к устройствам синхронизации информации, воспроизведенной с магнитного носител , и может быть использовано в устройствах цифровой магнитной записи.

Известно устройство, в котором на вход фазового детектора поступает трехинтер- вальный сигнал воспроизведени информации . На второй вход фазового детектора по цепи обратной св зи поступает сигнал срав- нени специальной формы с выхода генератора , управл емого напр жением. Фазовый детектор вырабатывает напр жение, значение и пол рность которого соответствует разности фаз входного сигнала и сигнала обратной св зи.

Недостатком известного устройства вл етс сложность фазового детектора, нестабильность параметров при изменении воздействи внешних условий, а также ограниченный диапазон частот, обуславливаемый наличием генератора пилообразного напр жени .

Известно также устройство, недостат- ком которого вл етс то, что сигнал управлени частотой содержит погвышенн е пульсации частоты воспроизводимой информации , что ухудшает точность подстройки частоты управл емого генератора.

Наиболее близким по технической сущ- ности к предлагаемому вл етс устройство , в котором на вход фазового детектора поступают сигналы, сформированные в схеме формировани сравниваемых сигналов, котора состо щей из двух схем И, линии задержки, ФЛН, схемы ИЛИ и триггера. В результате на один из входов фазового детектора поступает сформированный из МФМ двухчастотный сигнал, а на другой - пилообразное напр жение.

Недостатком известного устройства вл етс то, что оно не обеспечивает достаточно стабильные параметры синхронизации, значит обладает малой надежностью.

Цель изобретени - повышение надежности синхронизации за счет исключени генератора линейного напр жени , который используетс дл сравнени в фазовом детекторе.-

Указанна цель достигаетс тем. что в устройстве синхронизации блок формировани сравниваемых сигналов выполнен в виде одновибратора, двух D-триггеров, RS- триггера, четырех элементов И. ФНЧ, при- чем блок используетс совместно с традиционной схемой ФАПЧ. Конкретно выполненный блок формировани сравниваемых сигналов позвол ет исключить две следующие подр д инверсии сигнала по сравнению с известным устройством.

На чертеже представлена структурна схема предлагаемого устройства.

Устройство содержит входную шину, подсоединенную к входу одновибратора 1. причем пр мой выход одновибратора 1 подсоединен к О входу D-триггера 4, а инверсный выход - к одному из входов элемента И 3 и к С-входу D-триггера 5. Выходы элементов И 2 и 3 подсоединены к S-входам D-триггеров 4 и 5 соответственно. Инверсные выходы D-триггеров 4 и 5 подсоединены к входам элемента И 7, выход которого подсоединен к R-входу RS-триггера 8. Пр мой выход D-триггера 4 подсоединен к одному входу фазового детектора 10, а также к другим входам элементов И 3 и 6. Пр мой выход D-триггера 5 подсоединен к второму входу фазового детектора 10, а также к другим входам элементов И 2 и 6. Выход элемента И 6 соединен с S-входом RS-триггера 8, который своим выходом через ФНЧ 9 подсоединен к инверсным R-входам D-триггеров 4 и 5. Выход фазового детектора 10 соединен с входом фильтра 11 нижних частот, выход которого подсоединен к входу генератора 12, управл емого напр жением. Выход генератора 12, управл емого напр жением подсоединен к выходной шине, через делитель 13 частоты подсоединен к инверсному D-входу D-триггера 5, С-входу D-триггера 4 и к второму входу элемента И 2. Все элементы устройства могут быть реализованы на микросхемах серии 564.

Устройство работает следующим образом .

В начальный момент времени возможны два варианта: фронт частоты генератора с выхода делител 13 опережает фронт частоты с инверсного выхода одновибратора 1 либо отстает. Длительность импульсов на выходе одновибратора задаетс такой, чтобы выполн лось условие:

,(1) где т - длительность импульса на выходе одновибратора:

1/Т - частота воспроизводимого сигнала .

Рассмотрим первый случай. Фронт частоты генератора с выхода делител 13 частоты опережает фронт частоты с инверсного выхода одновибратора. Первый же нарастающий фронт на С-входе D-триггера 4 устанавливает на его пр мом выходе высокий уровень, который поступает на один из входов элементов И 3 и 6. Когда на инверсном выходе одновибратора закончитс формируемый импульс и установитс высокий уровень , он, попада на другой вход элемента И 3, вызывает по вление низкого уровн на

выходе, который, в свою очередь, попада на S-вход D-триггера 5, вызывает по вление на его пр мом выходе высокого уровн . Этот высокий уровень, попада на другой вход элемента И 6, вызывает на его выходе по вление низкого уровн , который, в свою очередь, по S-входу устанавливает на выходе RS-триггера 8 высокий уровень, который, пройд через ФНЧ 9, низким уровнем по R-входам D-триггеров 4 и 5 устанавливает на их пр мых выходах низкие уровни. Причем высокие уровни с инверсных выходов D-триггеров 4 и 5, попада на входы элемента И 7, вызывают установку на его выходе низкого уровн , который по R-входу устанавливает на выходе RS-триггера 8 низкий уровень, который, в свою очередь, пройд через ФНЧ 9, попадает высоким уровнем на R-входы D-триггеров 4 и 5 и они оказываютс в исходном положении. В итоге с пр мых выходов D-триггеров 4 и 5 на выходы фазового детектора 10 поступают импульсы рассогласовани частот высокого уровн , которые с выхода ФНЧ 11 вызывают изменение управл ющего напр жени генератора , уменьша его выходную частоту до тех пор. пока на вход фазового детектора перестанут поступать импульсы, что говорит об уравнивании частот.

Во втором случае фронт частоты генератора с выхода делител 13 частоты отстает от частоты с инверсного выхода одновибра- тора 1. Поскольку выполн етс условие (1), то первый же нарастающий фронт на С-вхо- де D-триггера 5 установит на его пр мом выходе высокий уровень, который поступает на един из входов элементов И 2 и 6. Когда на другом из входов элемента И 2 с выхода делител 13 частоты поступает высокий уровень, он устанавливает на его выходе низкий уровень, который, попада на S-вход D-триггера 4. вызывает по вление на его пр мом выходе ьысокого уровн . Этот высокий уровень, попада на другой вход элемента И 6, вызывает на его выходе по вление низкого уровн , который, в свою очередь , по S-входу устанавливает на выходе RS-триггера 8 высокий уровень, который, пройд через ФНЧ 9. низким уровнем по R-входам D-триггеров 4 и 5 устанавливает на их пр мых выходах низкие уровни. Причем высокие уровни с инверсных выходов D-триггеров 4 и 5, попада на входы элемента И 7, вызывают установку на выходе RS- триггера 8 низкого уровн , который, в свою очередь, пройд через ФНЧ 9 попадает высоким уровнем на R-входы D-триггеров 4 и 5 и они оказываютс в исходном состо нии. В итоге с пр мых выходов D-триггеров 4 и 5 на входы фазового детектора 10 поступают импульсы рассогласовани частот высокого

уровн , которые аналогично первому случаю вызывают работу схемы ФАП. котора уравнивает частоты.

Claims

Формула изобретени

Устройство синхронизации информации , воспроизводимой с магнитного носител , содержащее входную шину, св занную через блок формировани сравниваемых сигналов с двум входами фазового детектора , выход которого соединен через фильтр нижних частот, генератор, управл емый напр жением, и делитель частоты с другим входом блока формировани сравниваемых сигналов, выходную шину, о т л ичающеес тем. что. с целью повышени надежности синхронизации, блок формировани сравниваемых сигналов выполнен в виде одновибратора, вход которого соединен с входной шиной, четырех элементов И.

двух D-триггеров, RS-триггера и фильтра нижних частот, включенного между выходом RS-триггера и инверсными R-входами D-триггеров, при этом пр мой выход одно- вибратора подключен к D-входу первого Dтриггера ,инверсный выход - к С-входу и через второй элемент И - к D-входу второго D-триггера, инверсный D-БХОД которого соединен с С-входом первого D-триггера, выходом делител частоты и с одним входом

первого элемента И. другой вход которого подключен к пр мому выход/ второго D- триггера, через третий элемент И - к S-входу RS-триггера и к одному входу фазового детектора , другой вход которого соединен с

пр мым выходом первого D-триггера и с другими входами второго и третьего элементов И, инверсный выход первого D-триггера подключен к R-входу RS-триггера через четвертый элемент И. другой вход которого соединен с инверсным выходом второго D-триггера, выход первого элемента И подключен к S-входу первого D-триггера. а выходна шина - к выходу генератора управл емого напр жением.