JPH0193213A - クロック再生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はディジタルデータに同期するクロック再生装置
に関するものである。

従来の技術 ディジタル・データ信号の反転情報からそのデ−夕信号
のもつデータビットに同側したクロックを再生するため
、７エイズ・ロックド・ループ（以降ＰＬＬと称す）回
路を構成して、データ信号の反転毎に電圧制御発振器の
出力信号の位相を同期させて電圧制御発振器の出力をク
ロック出力とする。データ信号の反転が入力されない時
はあらかじめ定めた中心電圧を電圧制御発振器に入力し
て発振周波数を維持させておく。

以下図面を参照しながら上述したような従来のクロック
再生装置について説明する。

第５図において、１は入力したデータ信号の立上りエツ
ジと立下りエツジを検出して、データ信号の反転直後に
細いパルスを出力するエツジ検出器、２はエツジ検出器
１の出力を入力してデータの最小反転周期より短いパル
ス（パルス幅Ｔ１）を出力するモノマルチバイブレータ
である。

４は電圧制御発振器１０のクロック出力を入力するイン
バータ、５は電圧制御発振器１０の出力とモノマルチバ
イブレータ２の出力とを入力するＡＮＤゲート、６はイ
ンバータ４の出力とモノマルチバイブレータ２の出力を
入力するＮＡＮＤゲート、３は以上のインバータ４、Ａ
ＮＤゲート６、ＮＡＮＤゲート６で構成される位相比較
器である。

９はＡＮＤゲート６、ＮＡＮＤゲート６の出力を入力し
て高周波成分を取除くローパスフィルタであり、ＡＮＤ
ゲート６とＮＡＮＤゲート６の出力を直列に入力する２
つの同一の抵抗値をもつ抵抗器（、Ｒ１とＲ２）とその
２つの抵抗器の直列出力２つを、回路クラランドに接続
した１ケのコンデンサの他方の端子に接続する構成とな
っている。

１ｏはローパスフィルタ９の出力を入力し、入力電圧に
比例した周波数のクロックを出力する電圧制御発振器１
０である。

以上のように構成されたクロック再生装置において、第
６図に示すタイミングチャートを参照しながら説明する
。

ａはデータ信号入力であり、データ信号をエツジ検出器
１に大してｂに示す波形のエツジパルスをつくる。この
エツジパルスｂを入力してデータ信号の最小反転周期（
Ｔ、、）より短い幅（Ｔ１）のパルスＣをエツジパルス
ｂの直後に出力する。パルスＣと電圧制御発振器１ｏの
出力クロックパルスｄとをＡＮＤゲート６に入力し、か
つパルスＣとクロックパルスｄをインバータ４で反転し
た信号をＮＡＮＤゲート６に入力し、ＡＮＤゲート５は
ｃ＠ｄの波形の信号ｅを、ＮＡＮＤゲート６はｃｏｄ　
の波形の信号ｆをそれぞれ出力する。Ｃがハイレベルの
期間のＣ・ｄとｃ＠ｄの２字形の電圧信号の面積比が位
相差に比例し、それぞれ抵抗器Ｒ１とＲ２に入力後、コ
ンデンサＣで平滑化した後、位相差に比例した直流電圧
として第４図の波形ｉが出力される。さらにこのコンデ
ンサＣの両端の電圧信号を電圧制御発振器１ｏに入力し
て入力電圧に比例しだ周波数をもつクロックを出力する
。

データ信号の反転周期が変化すると前記の２字形の電圧
信号のハイレベル区間とローレベル区間のパルス幅が不
均等になり第６図の波形ｌの直流レベルが変化し、Ｃの
波形のハイレベル区間の真中にクロックｄの立下りエツ
ジが近づく方向に電圧制御発振器１ｏの発振周波数が制
御されて、クロックｄの位相がデータ信号の反転に同期
する。

また、データ信号の反転がなくなってもＡＮＤゲート６
の出力はローレベルに、ＮＡＮＤゲート６の出力はハイ
レベルとなって位相ロック時の中心電圧（＋ＶＣ，／２
）に保つことができる。

発明が解決しようとする問題点 しかしながら、上記のような構成では、データ信号の反
転がなくなると電圧制御発振器の発振周波数はデータ信
号の入力速度に関係なく中心周波数に固定され、データ
信号の入力速度がこの中心周波数よりずれた場合に、デ
ータ信号の反転が長期間無くなった後の再引込時にクロ
ック出力に大きな位相変動を生じてしまう。

本発明は上記欠点に鑑み、データ信号の入力速度がずれ
ても再引込時の位相変動を小さく抑えることができるク
ロック再生装置を提供するものである。

問題点を解決するための手段 上記問題点を解決するために、本発明のクロッり再生装
置は位相比較器の出力に２つの３ステートバッファを直
列に設けて、ＡＮＤゲートの出力とＮＡＮＤゲートの出
力をパルス発生手段の出力でスイッチ制御して、パルス
発生手段の出力がノ・イレベルのとき位相差に応じた出
力電圧を出力し、パルス発生手段の出力がローレベルの
とき出力を遮断する。これによってローパスフィルタの
コンデンサにパルス発生手段の出力がノ・イレベルのと
きの位相差に応じた出力電圧を保持させる構成となって
いる。

作　　用 本発明は上記の構成によって、ローパスフィルタ内のコ
ンデンサにデータ信号の反転があったときの電圧制御発
振器の制御電圧を保持させることによって、電圧制御発
振器の発振周波数は位相ロックしていた状態の発振周波
数を保つことができるので、再度データ信号の反転が入
力されたとき大きな位相変動がなく引込むことができる
。

実施例 以下本発明の一実施例のクロック再生装置について図面
を参照しながら説明する。

第１図は本発明の第１の一実施例のクロック再生装置の
構成を、第２図は第１図に示すクロック再生装置の各部
の波形を示す図である。

第１図において、１はデータ信号を入力してその立上り
並びに立下りエツジを検出するエツジ検出器で第４図で
示したエツジ検出器１と同一のものである。２はエツジ
検出器１のエツジパルス出力を入力して、Ｔ１幅のパル
スを出力するシングルショット型のモノマルチバイブレ
ータである。

４は電圧制御発振器１０の出力を反転するインバータ、
５はモノマルチバイブレータ２の出力と電圧制御発振器
１０の出力を入力するＡＮＤゲート、６はインバータ４
の出力とモノマルチバイブレータ２の出力を入力とする
ＮＡＮＤゲート、７，８それぞれはＡＮＤゲート６の出
力、ＮＡＮＤゲート６の出力を入力してモノマルチバイ
ブレータ２の出力で入力通過またはハイインピーダンス
状態とする３ステートバッファである。

９は同一の抵抗値をもつ２ケの抵抗器Ｒ１とＲ２１ケの
コンデンサＣで構成されるローパスフィルタで、第６図
に示した従来例と同一構成のものである。ローパスフィ
ルタ９の２つの入力には３ステートバッファ７．８の出
力をそれぞれ抵抗Ｒ１゜Ｒ２に直列に入力する。１ｏは
ローパスフィルタ９の出力すなわちコンデンサＣの両端
電圧を電圧制御入力とする電圧制御発振器で第６図で示
した従来例と同一のものである。

以上のように構成されたクロック再生装置において、前
述の従来例で示した第６図と同様に、データ信号ａをエ
ツジ検出器１に入力して、第２図すに示すエツジパルス
ｂをつくす、モノマルチバイブレータ２に入力して、Ｔ
ｉより短い幅（Ｔ１）のパルスＣをつくる。パルスＣが
ノ・イレベルの区間ハ、２つの３ステートバッファ７．
８は通過状態であるので第６図で示した従来例と同様に
動作し、逆にパルスＣがローレベル区０間は、位相比較
器３の２つの出力は第２図の波形ｅ、ｆに示す様にノ・
イインピーダンス状態となってローパスフィルタ９の平
滑出力は同図の波形ｉに示すように＋ｖＣＯ／２の電圧
ではなくデータ信号の反転が最後にあったときの出力電
圧となって、再度データ信号の反転が入力された時クロ
ックｄとデータ信号の位相差に大きな差がないので電圧
制御発振器１ｏの発振周波数も大きな変動がなく、引込
み状態を続けられる。

第３図は本発明の第２の実施例を示すものである。第４
図は第３図で示す本発明の第２の実施例における各部の
波形図である。第１図に示す第１の実施例と異なるのは
位相比較器３とローパスフィルタ１４の構成が異なるの
みで動作は同一である。

発明の効果 以上のように本発明はデータ信号の入力速度が引込み範
囲内で大きくずれた場合でも電圧制御発振器の制御入力
電圧を保持することにより、引込範囲内でクロック出力
に直流的な変動を生じることが少ない。

また、従来例に比ベローパスフィルタを構成する抵抗器
とコンデンサの数が少なく、ローパスフィルタと電圧制
御発振器以外はディジタル回路で実現できるので、外付
部品の少ない１チツプＩＣ化が容易であるという特徴を
有している。

【図面の簡単な説明】

第１図は本発明の第１の実施例におけるクロック再生装
置の構成を示すブロック図、第２図は第１図に示す各部
の信号波形図、第３図は本発明の第２の実施例における
クロック再生装置のブロック図、第４図は第３図に示す
各部の波形図、第６図は従来のクロック再生装置のブロ
ック図、第６図は第６図における各部の波形図である。 １・・・・・・エツジ検出器、２・・・・・・シングル
ショット型のモノマルチバイブレータ、３・・・・・・
位相比較器、４・・・・・・インバータ、５・・・・・
・ＡＮＤゲート、ｅ・・・・・・ＮＡＮＤゲート、７，
８．１３・・・・・・３ステートバッファ、９，１４・
・・・・・ローパスフィルタ、１ｏ・・・・・・電圧制
御発振器、１２・・・・＋＋　Ｅ　ＸφＯＲゲート。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名法　
　　　　　”＋５ の の　　　　　　　　　さ ベ　　　　　゛°１

Claims (2)

【特許請求の範囲】
1. （１）ディジタルデータ信号を入力してエッジに同期し
   たパルスを出力するエッジパルス発生手段と、前記エッ
   ジパルス発生手段の出力を入力して、ディジタルデータ
   信号の最小反転周期より短い幅をもつパルスを発生する
   パルス発生手段とを備え、前記パルス発生手段の出力と
   電圧制御発振器のクロック出力とを入力とするＡＮＤゲ
   ートと、前記パルス発生手段の出力と電圧制御発振器の
   クロック出力をインバータを介して反転させた信号とを
   入力とするＮＡＮＤゲートと、前記パルス発生手段の出
   力で前記ＡＮＤゲートの出力信号と前記ＮＡＮＤゲート
   の出力信号を夫々遮断し、かつハイインピーダンス状態
   とする２つの３ステートバッファとで構成される位相比
   較器と、この前記２つの３ステートバッファの出力を入
   力して、不要な高周波成分の除去し、さらに前記２つの
   ３ステートバッファが同時にハイインピーダンス状態と
   なっている時に出力電圧を維持するローパスフィルタ回
   路とを備え、このローパスフィルタ回路の出力電圧信号
   を前記電圧制御発振器に入力して入力電圧に比例した周
   波数をもつクロックを出力することを特徴とするクロッ
   ク再生装置。
2. （２）ローパスフィルタ回路は、ＡＮＤゲート並びにＮ
   ＡＮＤゲートの出力端に一端が夫々直列に接続された同
   一の抵抗値の第１、第２の抵抗器と、第１、第２の抵抗
   器の他端が接続された接続点と接地間に接続されたコン
   デンサとを有し、このコンデンサの両端電圧を出力信号
   とするフィルタ回路で構成されることを特徴とする特許
   請求の範囲第１項記載のクロック再生装置。