JPH0445307Y2 - - Google Patents
Info
- Publication number
- JPH0445307Y2 JPH0445307Y2 JP20157685U JP20157685U JPH0445307Y2 JP H0445307 Y2 JPH0445307 Y2 JP H0445307Y2 JP 20157685 U JP20157685 U JP 20157685U JP 20157685 U JP20157685 U JP 20157685U JP H0445307 Y2 JPH0445307 Y2 JP H0445307Y2
- Authority
- JP
- Japan
- Prior art keywords
- output
- frequency divider
- flip
- inverting
- waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000013078 crystal Substances 0.000 claims description 8
- 230000003111 delayed effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【考案の詳細な説明】
「考案の目的」
(産業上の利用分野)
この考案は、デイジタルPLL回路用の可変分
周器に関する。
周器に関する。
(従来の技術・考案が解決しようとする問題点)
従来、位相比較器から出力されるパルスによつ
て、分周比を可変しているものとしては、例え
ば、第5図に示すようなTTL・IC
(SN74LS297;TEXAS INSTRUMENTS社製;I/Dサ
ーキツトと示された部分)がある。
て、分周比を可変しているものとしては、例え
ば、第5図に示すようなTTL・IC
(SN74LS297;TEXAS INSTRUMENTS社製;I/Dサ
ーキツトと示された部分)がある。
上記のTTL・ICは、INCREMENTと
DECREMENTの信号がない(共に“L”レベ
ル)とき、I/D CLKに対しI/D OUTは
1/2に分周されている。
DECREMENTの信号がない(共に“L”レベ
ル)とき、I/D CLKに対しI/D OUTは
1/2に分周されている。
すなわち、第5図のブロツクダイヤグラムおよ
び第6図のタイミングチヤートに示すように、○ハ
=○ニ=“L”が続いている場合、○ホ,○ヘは共に
“H”となる。従つて、○ロは○イを1/2に分周した波
形○ロ−1となる。このため、出力○トは、入力パル
スが1つ毎に禁止される。(波形○ト−1) 次に、波形○ハ−2のようなINCREMENTパル
スがあると、○イのクロツクにして、3又は4クロ
ツク後の○ロ=“L”のタイミングで、○ホに伝達さ
れ(波形○ホ−2)JK・フリツプフロツプ回路を
リセツトし、信号を2クロツクにわたつて“L”
にする。(波形○ロ−2)従つて、波形○ト−2のよ
うに出力は波形○ト−1に比べ1クロツクサイクル
進むことになる。逆に、波形○ニ−2のような
DECREMENTパルスの場合は、波形○ト−3のよ
うに1クロツクサイクル遅れることになる。
び第6図のタイミングチヤートに示すように、○ハ
=○ニ=“L”が続いている場合、○ホ,○ヘは共に
“H”となる。従つて、○ロは○イを1/2に分周した波
形○ロ−1となる。このため、出力○トは、入力パル
スが1つ毎に禁止される。(波形○ト−1) 次に、波形○ハ−2のようなINCREMENTパル
スがあると、○イのクロツクにして、3又は4クロ
ツク後の○ロ=“L”のタイミングで、○ホに伝達さ
れ(波形○ホ−2)JK・フリツプフロツプ回路を
リセツトし、信号を2クロツクにわたつて“L”
にする。(波形○ロ−2)従つて、波形○ト−2のよ
うに出力は波形○ト−1に比べ1クロツクサイクル
進むことになる。逆に、波形○ニ−2のような
DECREMENTパルスの場合は、波形○ト−3のよ
うに1クロツクサイクル遅れることになる。
上記したように、カウント出力により、カウン
タをプリセツト又はリセツトする従来の可変分周
器は、素子のデイレイ要素により、その動作周波
数は単純な1/2分周器やデイレイ・フリツプフロ
ツプ回路(以下D−FFという)に比べ大幅に低
くなり、これが、デイジタルPLL回路の周波数
の上限を制限するという欠点があつた。
タをプリセツト又はリセツトする従来の可変分周
器は、素子のデイレイ要素により、その動作周波
数は単純な1/2分周器やデイレイ・フリツプフロ
ツプ回路(以下D−FFという)に比べ大幅に低
くなり、これが、デイジタルPLL回路の周波数
の上限を制限するという欠点があつた。
この考案は上記した点に鑑みてなされたもので
あり、その目的とするところは、動作周波数の上
限近くで、 1/n,n+2/1/1,1/n−2/1 の3通りの分周比を持つ可変分周器を提供するこ
とにある。
あり、その目的とするところは、動作周波数の上
限近くで、 1/n,n+2/1/1,1/n−2/1 の3通りの分周比を持つ可変分周器を提供するこ
とにある。
「考案の構成」
(問題点を解決するための手段)
位相比較器の出力パルスによりトグル動作を行
なう一対のフリツプフロツプ回路と、そのフリツ
プフロツプ回路の出力により駆動される2つの極
性選択回路を持ち、その一方の極性選択回路は、
一方のフリツプフロツプ回路の出力を前記水晶発
振器からのクロツク信号によりラツチする第1の
ラツチ手段と、前記第1のラツチ手段の出力によ
り前記クロツク信号の極性を反転する第1の反転
手段と、前記第1の反転手段からの反転時に生じ
る短いパルス幅の出力を無効とする無効手段とを
備え、その出力を1/2分周した後他方の極性選択
回路の入力とし、他方の極性選択回路は、他方の
フリツプフロツプ回路の出力を前記水晶発振器か
らのクロツク信号によりラツチする第2のラツチ
手段と、前記第2のラツチ手段の出力を後段に接
続される素子を駆動するのに充分なパルス幅だけ
遅延させる遅延手段と、前記遅延手段の出力によ
り、一方の極性選択回路の出力を反転させる第2
の反転手段とを備え、その出力を固定分周するよ
うに構成して問題の解決を図つている。
なう一対のフリツプフロツプ回路と、そのフリツ
プフロツプ回路の出力により駆動される2つの極
性選択回路を持ち、その一方の極性選択回路は、
一方のフリツプフロツプ回路の出力を前記水晶発
振器からのクロツク信号によりラツチする第1の
ラツチ手段と、前記第1のラツチ手段の出力によ
り前記クロツク信号の極性を反転する第1の反転
手段と、前記第1の反転手段からの反転時に生じ
る短いパルス幅の出力を無効とする無効手段とを
備え、その出力を1/2分周した後他方の極性選択
回路の入力とし、他方の極性選択回路は、他方の
フリツプフロツプ回路の出力を前記水晶発振器か
らのクロツク信号によりラツチする第2のラツチ
手段と、前記第2のラツチ手段の出力を後段に接
続される素子を駆動するのに充分なパルス幅だけ
遅延させる遅延手段と、前記遅延手段の出力によ
り、一方の極性選択回路の出力を反転させる第2
の反転手段とを備え、その出力を固定分周するよ
うに構成して問題の解決を図つている。
(作用)
位相比較器よりの(+)パルスと(−)パルス
により、それぞれ1/2波長分の増減を行ない、動
作周波数の上限近くで1/n, 1/n+2/1,1/n−2/1 の3通りの分周比を持つことができる。
により、それぞれ1/2波長分の増減を行ない、動
作周波数の上限近くで1/n, 1/n+2/1,1/n−2/1 の3通りの分周比を持つことができる。
(実施例)
この考案に係る可変分周器の実施例を第1図乃
至第4図並びに第6図に基づいて説明する。
至第4図並びに第6図に基づいて説明する。
まず、この考案の原理について、上記した第5
図に示す従来例と比較しながら説明する。
図に示す従来例と比較しながら説明する。
上記した第5図の従来例におけるI/Dサーキ
ツト部では、第6図のタイミング目盛で1目盛幅
のパルス波形○イに正確に応答する必要がある。従
つて、仮りに、正確に動作するのに2目盛幅が必
要であるとすると、上記従来例のI/Dサーキツ
ト部を使用することはできない。ここで出力波形
○ト−1,○ト−2,○ト−3について考察をくわえる
と、その各出力波形と立上りのタイミングを同一
にした方形波を考えれば、波形とし、出力に
○ハ、○ニのパルスに応じて波形,,が考えら
れる。つまり、入力を波形,,を出力すれ
ば良い。このためには、○ハ,○ニのパルス毎に出力
位相を反転すれば良い。反転するタイミングによ
つて、波形のようになつたり、あるいは、波形
のようになる。波形の場合は、細かいパルス
があり、このままで良くない。そこで、波形,
,を、それぞれ1/2に分周した波形,,
を考えると、これは、第5図の従来例の
DIVIDE−BY−N COUNTERで2分周した出
力と等しい。波形を波形→としたタイミン
グでさらに反転した波形は、波形と反転制御
するタイミング(すなわち、○ハと○ニのタイミング
の違いに起因するもの)を除いて同じである。
ツト部では、第6図のタイミング目盛で1目盛幅
のパルス波形○イに正確に応答する必要がある。従
つて、仮りに、正確に動作するのに2目盛幅が必
要であるとすると、上記従来例のI/Dサーキツ
ト部を使用することはできない。ここで出力波形
○ト−1,○ト−2,○ト−3について考察をくわえる
と、その各出力波形と立上りのタイミングを同一
にした方形波を考えれば、波形とし、出力に
○ハ、○ニのパルスに応じて波形,,が考えら
れる。つまり、入力を波形,,を出力すれ
ば良い。このためには、○ハ,○ニのパルス毎に出力
位相を反転すれば良い。反転するタイミングによ
つて、波形のようになつたり、あるいは、波形
のようになる。波形の場合は、細かいパルス
があり、このままで良くない。そこで、波形,
,を、それぞれ1/2に分周した波形,,
を考えると、これは、第5図の従来例の
DIVIDE−BY−N COUNTERで2分周した出
力と等しい。波形を波形→としたタイミン
グでさらに反転した波形は、波形と反転制御
するタイミング(すなわち、○ハと○ニのタイミング
の違いに起因するもの)を除いて同じである。
つまり、○ハと○ニのパルス共、同じように波形
に対してパルス毎に位相を反転するようにし、こ
のタイミングを反転時に同一極性を保つタイミン
グとするか、必要に応じて切り替えタイミングの
前後の出力を禁止又はクランプすることによつ
て、反転時にパルス発生のない波形を得、これ
を1/2に分周する。更に、INCREMENTの場合
は、充分長いパルス幅となるようなタイミングを
選んで、再度出力極性を反転すれば、波形とな
る。このようにすれば、応答性のやや悪い素子で
も使用が可能となる。
に対してパルス毎に位相を反転するようにし、こ
のタイミングを反転時に同一極性を保つタイミン
グとするか、必要に応じて切り替えタイミングの
前後の出力を禁止又はクランプすることによつ
て、反転時にパルス発生のない波形を得、これ
を1/2に分周する。更に、INCREMENTの場合
は、充分長いパルス幅となるようなタイミングを
選んで、再度出力極性を反転すれば、波形とな
る。このようにすれば、応答性のやや悪い素子で
も使用が可能となる。
この考案に係る可変分周器は、上記したような
原理で考えられたものである。以下、第1図に示
すこの考案の実施例に基づいて説明する。
原理で考えられたものである。以下、第1図に示
すこの考案の実施例に基づいて説明する。
(+)パルスおよび(−)パルス信号はデイジ
タル的な位相比較器(図示しない)の出力信号
で、出力位相を増(周波数を下げる)減(周波数
を上げる)するような制御信号である。
タル的な位相比較器(図示しない)の出力信号
で、出力位相を増(周波数を下げる)減(周波数
を上げる)するような制御信号である。
このパルス信号は、トグル動作を行なうトグ
ル・フリツプフロツプ回路(以下T−FFという)
1および2に供給され、第2図に示す波形a,b
のようなパルス毎に反転する信号となる。
ル・フリツプフロツプ回路(以下T−FFという)
1および2に供給され、第2図に示す波形a,b
のようなパルス毎に反転する信号となる。
T−FF1の出力信号aは、(±)の双方向の制
御時にともに反転し、反転毎に水晶発振器3の出
力のクロツクcの位相を反転し波形dとなる。波
形c,d上に示した矢印はその時点で制御が行な
われたことを示している。(以下第2図中の矢印
は同じ意味を表す。) 上記した第2図のタイミングチヤートは、素子
のデイレイ要素を入れてあるため見にくくなつて
いるので、そのポイントとなる部分を示す第3図
により説明する。
御時にともに反転し、反転毎に水晶発振器3の出
力のクロツクcの位相を反転し波形dとなる。波
形c,d上に示した矢印はその時点で制御が行な
われたことを示している。(以下第2図中の矢印
は同じ意味を表す。) 上記した第2図のタイミングチヤートは、素子
のデイレイ要素を入れてあるため見にくくなつて
いるので、そのポイントとなる部分を示す第3図
により説明する。
T−FF1の出力信号aは、上記したように、
水晶発振器3のクロツクcの極性を反転するか否
かを意味しているが、この出力信号aは、クロツ
クcによつて、ラツチされる。このラツチ用のD
−FF8の遅延により、波形cの立ち上がりエツ
ジより、その立ち上がりは遅れる。そして、その
ラツチ出力によつて、波形cの極性はEX−OR
10により反転され信号dとなるが、D−FF8
の遅れによる細いパルスが発生する。
水晶発振器3のクロツクcの極性を反転するか否
かを意味しているが、この出力信号aは、クロツ
クcによつて、ラツチされる。このラツチ用のD
−FF8の遅延により、波形cの立ち上がりエツ
ジより、その立ち上がりは遅れる。そして、その
ラツチ出力によつて、波形cの極性はEX−OR
10により反転され信号dとなるが、D−FF8
の遅れによる細いパルスが発生する。
クロツクcをインバータを介してEX−OR1
0に入力しているのは、D−FF8の遅れを補償
して、より細いパルスですませるためである。そ
して、この、細いパルスを禁止するため、信号d
は、D−FF8の出力と遅延線11を通つたD−
FF8の出力とを、AND−OR−INV12へ入力
する。
0に入力しているのは、D−FF8の遅れを補償
して、より細いパルスですませるためである。そ
して、この、細いパルスを禁止するため、信号d
は、D−FF8の出力と遅延線11を通つたD−
FF8の出力とを、AND−OR−INV12へ入力
する。
ブロツク4は、上記したEX−OR10と、遅
延線11と、AND−OR−INV12とから構成
され、T−FF1の出力信号aの反転毎に1/2波長
分の遅れを挿入する回路となつている。従つて、
AND−OR−INV12では、D−FF8の出力が
反転した後、遅延線11を通過するまでの期間を
禁止する動作を行なつている。
延線11と、AND−OR−INV12とから構成
され、T−FF1の出力信号aの反転毎に1/2波長
分の遅れを挿入する回路となつている。従つて、
AND−OR−INV12では、D−FF8の出力が
反転した後、遅延線11を通過するまでの期間を
禁止する動作を行なつている。
こうして、ブロツク4の出力信号eは、クロツ
クcに対して(素子の遅延はあるが)、(+)パル
スおよび(−)パルス毎に1/2クロツク同期だけ
信号を遅らせる動作をする。
クcに対して(素子の遅延はあるが)、(+)パル
スおよび(−)パルス毎に1/2クロツク同期だけ
信号を遅らせる動作をする。
その後、フリツプフロツプ回路(以下FFとい
う)5によつて、1/2に分周され、信号fとなる。
一方、(−)パルスをT−FF2により反転した信
号dを得る。この信号bは、出力位相を減ずる制
御パルス毎に反転する信号であるが、D−FF9
およびJ−−FF13でタイミングを合わせ、
更に遅延線14により、接続する素子を駆動する
パルス幅としては、充分大きな量だけ遅らせた信
号gにより、EX−OR6による極性反転され信
号hとなる。
う)5によつて、1/2に分周され、信号fとなる。
一方、(−)パルスをT−FF2により反転した信
号dを得る。この信号bは、出力位相を減ずる制
御パルス毎に反転する信号であるが、D−FF9
およびJ−−FF13でタイミングを合わせ、
更に遅延線14により、接続する素子を駆動する
パルス幅としては、充分大きな量だけ遅らせた信
号gにより、EX−OR6による極性反転され信
号hとなる。
この場合、FF5とJ−−FF13は、共通ク
ロツクeによりFF5はT−FFとしての動作を、
またJ−−FF13はD−FF動作を行ない、同
じタイミングで出力させるため、遅延線14の遅
延量だけのパルス幅が極性反転時に発生する。第
2図に示す波形h上の3つの矢印のうち右端側の
ものが、EX−OR6により生じたパルスである
が、2分周された信号であるため、ブロツク4と
異なり、EX−OR6では、後段を動作させ得る
パルス幅を得ることができる。
ロツクeによりFF5はT−FFとしての動作を、
またJ−−FF13はD−FF動作を行ない、同
じタイミングで出力させるため、遅延線14の遅
延量だけのパルス幅が極性反転時に発生する。第
2図に示す波形h上の3つの矢印のうち右端側の
ものが、EX−OR6により生じたパルスである
が、2分周された信号であるため、ブロツク4と
異なり、EX−OR6では、後段を動作させ得る
パルス幅を得ることができる。
上記信号hを分周器7により、4分周すれば、
出力jは、クロツクcに対して、8分周されたこ
とになるが、(+)パルスがある毎に、入力クロ
ツクにして、1/2クロツク周期の遅れと、2分周
期後の1/2周期、すなわち、2×1/2=1クロツク
周期の進みが同時に発生し、結局1/2クロツク周
期の進みが発生することになる。(ただし、入力
クロツクのデイレイ比は、50%・50%とする。) これは、等価的に、1クロツクづつ進み遅れの
制御を行なつた場合に対し、入力クロツクが1/2
ですむことになり、素子を低速のものでも使用可
能とすることができ、また、上記したように出力
信号jはクロツクcを8分周した信号であるが、
(+)パルスと(−)パルスにより、それぞれ1/2
波長分の増減を行なうことができ、1/8,1/8.5,
1/7.5の3通りの分周比を持たせることができる。
出力jは、クロツクcに対して、8分周されたこ
とになるが、(+)パルスがある毎に、入力クロ
ツクにして、1/2クロツク周期の遅れと、2分周
期後の1/2周期、すなわち、2×1/2=1クロツク
周期の進みが同時に発生し、結局1/2クロツク周
期の進みが発生することになる。(ただし、入力
クロツクのデイレイ比は、50%・50%とする。) これは、等価的に、1クロツクづつ進み遅れの
制御を行なつた場合に対し、入力クロツクが1/2
ですむことになり、素子を低速のものでも使用可
能とすることができ、また、上記したように出力
信号jはクロツクcを8分周した信号であるが、
(+)パルスと(−)パルスにより、それぞれ1/2
波長分の増減を行なうことができ、1/8,1/8.5,
1/7.5の3通りの分周比を持たせることができる。
「考案の効果」
この考案に係る可変分周器によれば、動作周波
数の上限近くで、 1/n,1/n+2/1,1/n−1/2 の3通りの分周比を持つ可変分周器を構成するこ
とができ、また入力クロツクが1/2ですみ、使用
する素子を低速のものでも使用可能とすることが
でき、実用上きわめて有効なものである。
数の上限近くで、 1/n,1/n+2/1,1/n−1/2 の3通りの分周比を持つ可変分周器を構成するこ
とができ、また入力クロツクが1/2ですみ、使用
する素子を低速のものでも使用可能とすることが
でき、実用上きわめて有効なものである。
第1図乃至第4図は、この考案に係る可変分周
器の実施例を示すものであつて、第1図はブロツ
ク図、第2図乃至第3図はタイミングチヤート図
である。第5図および第6図は、従来例を示すも
ので、第5図はブロツク図、第6図はタイミング
チヤート図である。 1,2,5……フリツプフロツプ回路(T−
FF)、3……水晶発振器、8,9,13……フリ
ツプフロツプ回路(D−FF)、6,10……EX
−OR、11,14……遅延線、12……AND−
OR−INV、7……分周器。
器の実施例を示すものであつて、第1図はブロツ
ク図、第2図乃至第3図はタイミングチヤート図
である。第5図および第6図は、従来例を示すも
ので、第5図はブロツク図、第6図はタイミング
チヤート図である。 1,2,5……フリツプフロツプ回路(T−
FF)、3……水晶発振器、8,9,13……フリ
ツプフロツプ回路(D−FF)、6,10……EX
−OR、11,14……遅延線、12……AND−
OR−INV、7……分周器。
Claims (1)
- 【実用新案登録請求の範囲】 水晶発振器と、可変分周器と、その可変分周器
の出力を分周する固定分周器と、入力信号と前記
固定分周器との位相を比較し、位相の進み遅れに
対応したパルスを出力する位相比較器とを備え、
位相の進み遅れに対応したパルスによつて分周比
を変化させるように構成したPLL回路に使用さ
れる可変分周器において、 前記位相比較器の出力パルスによりトグル動作
を行なう一対のフリツプフロツプ回路と、そのフ
リツプフロツプ回路の出力により駆動される2つ
の極性選択回路を持ち、その一方の極性選択回路
は、一方のフリツプフロツプ回路の出力を前記水
晶発振器からのクロツク信号によりラツチする第
1のラツチ手段と、前記第1のラツチ手段の出力
により前記クロツク信号の極性を反転する第1の
反転手段と、前記第1の反転手段からの反転時に
生じる短いパルス幅の出力を無効とする無効手段
とを備え、その出力を1/2分周した後他方の極性
選択回路の入力とし、他方の極性選択回路は、他
方のフリツプフロツプ回路の出力を前記水晶発振
器からのクロツク信号によりラツチする第2のラ
ツチ手段と、前記第2のラツチ手段の出力を後段
に接続される素子を駆動するのに充分なパルス幅
だけ遅延させる遅延手段と、前記遅延手段の出力
により、一方の極性選択回路の出力を反転させる
第2の反転手段とを備え、その出力を固定分周す
るように構成したことを特徴とする可変分周器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20157685U JPH0445307Y2 (ja) | 1985-12-25 | 1985-12-25 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20157685U JPH0445307Y2 (ja) | 1985-12-25 | 1985-12-25 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62109528U JPS62109528U (ja) | 1987-07-13 |
JPH0445307Y2 true JPH0445307Y2 (ja) | 1992-10-26 |
Family
ID=31165160
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20157685U Expired JPH0445307Y2 (ja) | 1985-12-25 | 1985-12-25 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0445307Y2 (ja) |
-
1985
- 1985-12-25 JP JP20157685U patent/JPH0445307Y2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS62109528U (ja) | 1987-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4904948A (en) | Phase comparator circuit | |
US5914996A (en) | Multiple clock frequency divider with fifty percent duty cycle output | |
US5552732A (en) | High speed divide by 1.5 clock generator | |
JPH0445307Y2 (ja) | ||
US4942595A (en) | Circuit for dividing the frequency of a digital clock signal by two and one-half | |
JPH0411051B2 (ja) | ||
US4390892A (en) | TV Sync generator system for PAL standards | |
CA1150367A (en) | Circuit for odd frequency division of a given pulse train | |
US4177411A (en) | Speed-and-phase control circuit for a rotary machine | |
JPH0519395B2 (ja) | ||
JPS6266793A (ja) | 自動位相制御回路 | |
JPH0879029A (ja) | 4相クロツクパルス発生回路 | |
KR950002296B1 (ko) | 펄스폭 변조(pwm)방식의 모터 제어시스템의 제어된 pwm신호 발생장치 | |
JPH06152347A (ja) | 多相クロック生成回路 | |
JP3136824B2 (ja) | Pll回路 | |
US5053651A (en) | Deglitched digital mixer circuit | |
JPH0548432A (ja) | 1/3分周回路 | |
JPS61230427A (ja) | 2/(2n+1)分周回路 | |
JPS6177426A (ja) | 位相比較回路 | |
JPH0331016B2 (ja) | ||
JP3040589B2 (ja) | 周波数弁別器 | |
JP2524091Y2 (ja) | 2相クロック発生器 | |
JPH07101844B2 (ja) | 可変分周回路 | |
JPH0529924A (ja) | 9分周回路 | |
JPS63245114A (ja) | 高速クロツク選択回路 |