JPS6236571B2 - - Google Patents

Info

Publication number
JPS6236571B2
JPS6236571B2 JP55044628A JP4462880A JPS6236571B2 JP S6236571 B2 JPS6236571 B2 JP S6236571B2 JP 55044628 A JP55044628 A JP 55044628A JP 4462880 A JP4462880 A JP 4462880A JP S6236571 B2 JPS6236571 B2 JP S6236571B2
Authority
JP
Japan
Prior art keywords
signal
flip
flop
circuit
input terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55044628A
Other languages
English (en)
Other versions
JPS56143018A (en
Inventor
Hideo Nishijima
Yasunori Kobori
Isao Fukushima
Katsuhiko Goto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP4462880A priority Critical patent/JPS56143018A/ja
Publication of JPS56143018A publication Critical patent/JPS56143018A/ja
Publication of JPS6236571B2 publication Critical patent/JPS6236571B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/24Signal processing not specific to the method of recording or reproducing; Circuits therefor for reducing noise

Description

【発明の詳細な説明】 本発明はデジタル信号の立上り及び立下りに重
畳した雑音を除去し適切な信号を供給するデジタ
ル・サーボ装置に関するものである。
VTRなどの磁気記録再生装置では、磁気テー
プを一定速度で送る為のキヤプスタンモータがあ
る。一般にこのモータは、その回転に応じて得ら
れる回転検出信号の周波数を検出することによ
り、これを周波数−電圧変換してモータ印加電圧
に帰還する速度制御系を有する。第1図にこのよ
うな速度制御系に使用される周波数検出部の一例
を示す。1はモータの回転に応じて得られる周波
数を検出した信号の入力端子、2はこの信号を増
幅する増幅器、3は入力信号に重畳された不要な
雑音を除去する為のフイルタ、4はパルス成形
器、5はその出力端子をそれぞれ示す。ここで、
第2図aに示す入力信号6の様に低周波信号に高
周波雑音が重畳して入力された場合を考える。従
来は増幅器2又は次段に設けられたフイルタ3で
高周波成分を低下させるローパスフイルタを構成
して雑音を除去していた。しかし、近年、VTR
では磁気テープの送り速度を切り換えて再生する
可変速再生が採用される様になり、その結果キヤ
プスタンモータの回転検出の入力周波数はそれぞ
れのモードで変化する。たとえば、標準速度時の
入力周波数を720Hzとすると倍速再生時は1440Hz
になる。一方、静止画再生(キヤプスタンモータ
を停止させた状態)から1画画分だけ送つて再び
静止画再生を行ういわゆるコマ送り動作時には、
この送り速度は標準速に対し1/30程度で行なわれ
ている。そのため、この時の入力周波数は、たと
えば24Hzになる。この様に入力周波数範囲が広く
なると、上記入力信号6で信号成分が24Hz(低周
波成分)時に、雑音成分がたとえば1000Hz程度の
入力信号周波数の範囲内に有ると、倍速再生時の
信号成分に近い周波数となるためこの雑音成分を
固定のローパスフイルタ等で除去することは困難
となる。また、速度に応じてローパスフイルタの
カツト・オフ周波数を切り換えるには多数の切り
換え回路を必要とする。
また、このような雑音を完全に除去できない状
態でパルス成形器4を通すと第2図bに示す出力
波形7の様に成る。この様に信号成分の帯域内雑
音に対しては除去することが難しく、このような
回転検出信号ではデイジタル処理による速度制御
を安定に行なうことができない。
本発明の目的は、上記した従来技術の欠点をな
くし回転検出パルス信号の立上り及び立下り部に
生じる雑音を除去し、デイジタル信号処理による
サーボ回路に適した雑音除去回路を提供すること
にある。
上記の目的を達成するために本発明では、回転
検出信号を雑音を含んだままパルス成形した検出
信号を使用し、その基本信号成分の立上り、立下
り部分に発生するいくつかの雑音パルスのうち最
初のパルスを検出し、この検出に基づいてデイジ
タル処理を行なつて不要な雑音パルスを含まない
回転検出パルスを得るようにしている。基本成分
の立上り、立下り部分の最初のパルスを基にする
ため得られる回転検出パルスは、各パルス間の周
期が厳密には変動することになるが、その変動は
実用上問題とならない程度であり、デイジタル処
理によるサーボ回路では、不要な雑音パルスによ
る誤動作がなくなることで、安定な速度制御が行
なえる。
以下本発明を実施例により詳細に説明する。
第3図に本発明の基本的構成を示すブロツク図
を、第4図にその動作説明用タイムチヤート示
す。第3図において、8は、雑音を含むパルス成
形された回転検出信号(第2図b)が印加される
入力端子、9は、一致回路であり、イクスクルー
シブ・ノア(EXCLUSIVE−NOR)回路で構成
できる。10はR−Sフリツプフロツプ、11は
T−フリツプフロツプである。12はクリスタル
などを用いた安定な発振器から適当に分周して得
られる基準クロツク信号の入力端子、13はアン
ド(AND)ゲート、14はリセツト端子付きの
カウンタ回路、15は出力端子である。ここで、
第4図a〜fに示す各部波形を用いてその動作を
説明する。
入力端子8に第4図aに示すような立上り及び
立下り時に雑音が重畳されたパルス信号16が入
力した時、たとえばT−フリツプフロツプ11の
出力(波形18)が「H」レベルとするとパルス
信号16の立上りタイミングの「H」レベルで一
致回路9の出力が「H」レベルになり、R−Sフ
リツプフロツプ10がセツトされる。この時重畳
された雑音により多数のセツト信号が入力される
が、その1発目の信号でセツトされた状態が続
く。そこで、この出力信号(第4図dに示す波形
19)と第4図bに示す基準クロツク信号17と
をアンドゲート13を介してカウンタ回路14に
印加する(第4図eの波形20)。ここで、上記
入力信号の立上り又は立下り時に重畳される雑音
の存在する期間に対し充分長い時間になるようあ
らかじめカウンタ14を構成しておきその値をカ
ウントしたとき出力21(第4図f)を取り出
す。またこれを上記R−Sフリツプフロツプ10
のリセツト信号及びT−フリツプフロツプ11の
クロツク信号として供給する。その結果、R−S
フリツプフロツプ10はリセツトされ出力信号1
9は第4図dに示すようにカウンタ14の出力信
号21のタイミングで「L」レベルとなる。この
時、この出力信号19の反転信号により前記カ
ウンタ回路14をリセツトする。この為、カウン
タ出力は第4図fに示したように瞬時に再び
「L」レベルになる。一方、T−フリツプフロツ
プ11の出力18はカウンタ出力信号21でトリ
ガされて反転され「L」レベルになる。そこで入
力信号16の立下りタイミングの「L」レベルと
の一致が一致回路9で検出されて、再びR−Sフ
リツプフロツプ10はセツトされ、以下上記の説
明と同様の動作を繰り返す。
以上の動作によつて、入力信号16の立上り・
立下り部に重畳された雑音パルス信号が取り除か
れた出力信号18をTフリツプフロツプ11から
出力端子15を介して得ることができる。
次に、本発明の具体的な一実施例を第5図、第
6図を用いて説明する。第5図で、第3図と同一
符号のものは同一機能の回路を示す。22〜24
はカウンタ回路14を構成するリセツト端子付き
のT−フリツプフロツプ、25〜28はアンドゲ
ート、29はカウンタ回路、30はカウンタ回路
29のカウント値を決めるプリセツト回路、31
はカウンタ回路29のカウント値を記憶するラツ
チ回路、32はラツチ回路31の値を出力する出
力端子をそれぞれ示す。
この実施例は、第3図に示した雑音パルスを取
り除いた回転検出パルス信号を得るとともに、回
転周期を検出する回路を付加したものである。全
体の構成は図示していないが、キヤプスタンモー
タの速度制御系は複数の異なる回転速度に対し
て、それぞれの回転に応じて得られる回転検出信
号(波形16)の周期を測定し、これを所望の値
に成る様にモータドライブ回路に帰還する。付加
されたカウンタ29、プリセツト回路30、ラツ
チ回路31はこの周期を測定するためのものであ
る。この動作を第6図及び第7図に示す各部波形
を参照して説明する。入力端子8に第6図aに示
す前記入力信号16が入力されると、その立上り
あるいは立下りタイミングで先の例で説明したよ
うにアンドゲート13が開かれ基準クロツク信号
がカウンタ回路14に入力される。このカウンタ
回路14は3つのT−フリツプフロツプ22,2
3,24から構成され、第7図aに示すクロツク
信号の立下りタイミングでトリガされ、第7図b
〜dに示す様に順次カウントされる。この時、ア
ンドゲート26,27,28には第7図e〜gに
示すタイミングでそれぞれパルスを出力する。こ
こで、第7図eに示すアンドゲート26の出力が
「H」レベルのタイミングで、カウンタ回路29
の初期カウント値をプリセツト回路30によりプ
リセツトする。このアンドゲート26の出力は同
時にT−フリツプフロツプ11に供給されるの
で、先の実施例と同様にこの出力パルス(第6図
d)毎に出力が反転し、雑音パルスのない回転検
出信号(第6図b)が得られる。次に基準クロツ
クとR−Sフリツプフロツプ10の出力とをア
ンドゲート25に供給し、このアンドゲート25
を介してカウンタ回路29に基準クロツクを入力
する。すなわち、カウンタ回路14にクロツクを
供給している期間はカウンタ回路29にクロツク
を供給しない。次に、第7図fに示すアンドゲー
ト27の出力(第6図cの波形33)が「H」レ
ベルのタイミングで、カウンタ回路29のカウン
ト値をラツチ回路31に取り込む。すなわち、前
記第6図dに示すプリセツトパルス34から入力
信号で半周期遅れたタイミングに発生するラツチ
パルス(第6図cの波形33)までの期間をカウ
ンタ回路29で測定する。第6図eは測定された
カウント値を模式的に表わした波形図である。こ
のラツチ出力に応じた信号をモータドライブ回路
に帰還して速度制御系をにおける回転速度の測定
値として利用する。
次に、R−Sフリツプフロツプ10のリセツト
信号としてはアンドゲート28の出力(第7図
g)を使用する。またカウンタ回路29のクロツ
クとしてR−Sフリツプフロツプの出力が
「「L」の期間だけ削除したのはプリセツトパルス
及びラツチパルスの遅延によりクロツクパルスと
の同期が乱れて誤動作することを避けたものであ
る。
以上述べたように本発明によれば、入力信号に
重畳した雑音によりこれをパルス化した際に発生
する立上り及び立下りのタイミングに発生する雑
音のパルスを取り除く事が容易に出来、デイジタ
ル信号処理による安定な速度制御系に適した雑音
除去回路を得ることができる。
【図面の簡単な説明】
第1図は従来の回転検出信号発生回路の一例を
示すブロツク図、第2図aおよびbはその動作を
説明する波形図、第3図は本発明による基本的な
雑音除去回路の一例を示すブロツク図、第4図a
〜fはその動作を説明するための信号波形図、第
5図は本発明による速度制御系の一実施例を示す
ブロツク図、第6図a〜e、および第7図a〜g
はその動作を説明するための信号波形図である。 9……一致回路、10……R−フリツプフロツ
プ、11,22,23,24……T−フリツプフ
ロツプ、13……アンドゲート、14……カウン
タ回路。

Claims (1)

  1. 【特許請求の範囲】 1 回転速度制御のために回転速度に応じた信号
    を検出してパルス信号に整形して出力する装置に
    おいて 回転検出信号が入力される回転検出信号入力端
    子と、 基準クロツク信号が入力されるクロツク入力端
    子と、 上記回転検出信号入力端子に一方の入力端子を
    接続された一致検出手段と、 上記一致検出手段の出力端子にセツト入力端子
    を接続されたR−Sフリツプフロツプと、 上記クロツク入力端子およびR−Sフリツプフ
    ロツプに接続され、上記R−Sフリツプフロツプ
    がセツト状態の時に基準クロツク信号を予め定め
    られた数だけカウントし、トリガパルスを上記R
    −Sフリツプフロツプのリセツト端子に出力する
    カウンタ回路と、 入力端子を上記カウンタ回路の出力端子に、出
    力端子を上記一致検出手段の他方の入力端子に接
    続され、上記トリガパルスが入力される毎に出力
    のレベル状態を反転させるフリツプフロツプ回路
    と、 上記フリツプフロツプ回路の出力端子に接続さ
    れ、雑音の除去された信号を出力する回転検出信
    号出力端子を備えた事を特徴とする雑音除去回
    路。
JP4462880A 1980-04-07 1980-04-07 Noise rejecting circuit Granted JPS56143018A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4462880A JPS56143018A (en) 1980-04-07 1980-04-07 Noise rejecting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4462880A JPS56143018A (en) 1980-04-07 1980-04-07 Noise rejecting circuit

Publications (2)

Publication Number Publication Date
JPS56143018A JPS56143018A (en) 1981-11-07
JPS6236571B2 true JPS6236571B2 (ja) 1987-08-07

Family

ID=12696682

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4462880A Granted JPS56143018A (en) 1980-04-07 1980-04-07 Noise rejecting circuit

Country Status (1)

Country Link
JP (1) JPS56143018A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01105205A (ja) * 1987-07-30 1989-04-21 Mitsubishi Rayon Co Ltd 光フアイバー用クラツド材
JPS6477312A (en) * 1987-09-18 1989-03-23 Aisin Seiki Noise removing circuit
JPH0759156B2 (ja) * 1989-05-19 1995-06-21 三洋電機株式会社 モータの速度制御回路
JP5005275B2 (ja) * 2006-07-03 2012-08-22 東芝機械株式会社 デジタルフィルタ装置、位相検出装置、位置検出装置、ad変換装置、ゼロクロス検出装置及びデジタルフィルタ用プログラム。
JP5131167B2 (ja) * 2008-11-28 2013-01-30 セイコーエプソン株式会社 クロック発生装置およびクロック発生方法
JP5123150B2 (ja) * 2008-12-10 2013-01-16 株式会社東芝 トリガー信号検出装置
JP5401180B2 (ja) * 2009-06-17 2014-01-29 ルネサスエレクトロニクス株式会社 ディジタルノイズフィルタ回路
JP5451309B2 (ja) * 2009-10-27 2014-03-26 ルネサスエレクトロニクス株式会社 雑音除去回路及び雑音除去回路を備えた半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS524158A (en) * 1975-06-24 1977-01-13 Hitachi Ltd Noise eliminator
JPS5313086A (en) * 1976-07-21 1978-02-06 Matsushita Electric Ind Co Ltd Digital speed control sys tem

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS524158A (en) * 1975-06-24 1977-01-13 Hitachi Ltd Noise eliminator
JPS5313086A (en) * 1976-07-21 1978-02-06 Matsushita Electric Ind Co Ltd Digital speed control sys tem

Also Published As

Publication number Publication date
JPS56143018A (en) 1981-11-07

Similar Documents

Publication Publication Date Title
US4804894A (en) Motor rotation servo control apparatus
JPS6236571B2 (ja)
GB1494510A (en) Tape playback apparatus including timing error correcting means
JP2560209Y2 (ja) Vcrのドラムモーターにおける回転制御装置の量子化誤差除去回路
KR970002275B1 (ko) 모터의 토크리플 제거회로
JPH04246638A (ja) カメラの磁気再生装置
KR200141282Y1 (ko) 헤드 스위칭 펄스 조정 회로
JP2623794B2 (ja) 時間軸誤差補正装置
JP2901726B2 (ja) 読取情報信号の波形変換回路
JP3091536B2 (ja) ビデオテープレコーダのフィールド判別回路
JPS59162658A (ja) 回転ヘツド型磁気録画再生装置
JPS6336510Y2 (ja)
JP2680573B2 (ja) 自動位相調整装置
JPS5687272A (en) Inter-music detecting circuit
JPH0553026B2 (ja)
JPH0445174Y2 (ja)
JPH0648594Y2 (ja) 回転ドラム制御装置
JPS6243266B2 (ja)
JPH02246783A (ja) 速度制御装置
JPS63155977A (ja) バ−スト検出装置
JPS63155978A (ja) バ−スト検出装置
JPH0727685B2 (ja) ディジタル信号記録再生装置の非同期検出回路
JPS59191983A (ja) 磁気記録再生装置の静止画再生装置
JPH0666667B2 (ja) 検波回路及びこれを用いた装置
JPS5668906A (en) Wow and flutter improving device