JPS614480A - 同期検出装置 - Google Patents
同期検出装置Info
- Publication number
- JPS614480A JPS614480A JP59126001A JP12600184A JPS614480A JP S614480 A JPS614480 A JP S614480A JP 59126001 A JP59126001 A JP 59126001A JP 12600184 A JP12600184 A JP 12600184A JP S614480 A JPS614480 A JP S614480A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- reference signal
- frequency
- motor
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P7/00—Arrangements for regulating or controlling the speed or torque of electric DC motors
- H02P7/06—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current
- H02P7/18—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power
- H02P7/24—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices
- H02P7/28—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices using semiconductor devices
- H02P7/2805—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices using semiconductor devices whereby the speed is regulated by measuring the motor speed and comparing it with a given physical value
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はＤＣモータの速度位相制御における同期検出回
路に関するものである。
路に関するものである。
従来例の構成とその問題点
近年、ＶＴＲあるいはビデオディスクの開発が盛んに行
なわれ、それらの回転部分にＤＣモータが多く使用され
るようになってきており、それらのモータは速度位相制
御によって回転精度が良好なものとなっている。またこ
れらのシステムの動作は制御系と連動させて行なうこと
が多く、その際、モータの基準信号に対する同期を検出
することが、システムコントロール系のシーケンスにお
いて、重要な役割を果すことが多く、モータの制御部分
には、同期検出回路が付加されている。
なわれ、それらの回転部分にＤＣモータが多く使用され
るようになってきており、それらのモータは速度位相制
御によって回転精度が良好なものとなっている。またこ
れらのシステムの動作は制御系と連動させて行なうこと
が多く、その際、モータの基準信号に対する同期を検出
することが、システムコントロール系のシーケンスにお
いて、重要な役割を果すことが多く、モータの制御部分
には、同期検出回路が付加されている。
以下、図面を参照しながら従来の同期検出回路について
説明を行なう。
説明を行なう。
第１図は従来の同期検出回路の構成を示すものである。
第１図において、１は位相比較器であシ、その入力信号
Ａは基準信号であシ、Ｂはモータの回転数が周波数に変
換された信号で、出方信号Ｃが位相誤差信号である。ま
た２はモノマルチであり、モータの回転数検出信号Ｂが
入力されていてその出力信号りは３のＮビットシフトレ
ジスタのクロック入力端子に入力されている。一方基準
信号ＡはＮビットシフトレジスタ３のデータ入力端子に
入力されていて、その出力がＡＮＤゲート４に入力され
ており、この出力信号Ｅが同期検出信号となる。
Ａは基準信号であシ、Ｂはモータの回転数が周波数に変
換された信号で、出方信号Ｃが位相誤差信号である。ま
た２はモノマルチであり、モータの回転数検出信号Ｂが
入力されていてその出力信号りは３のＮビットシフトレ
ジスタのクロック入力端子に入力されている。一方基準
信号ＡはＮビットシフトレジスタ３のデータ入力端子に
入力されていて、その出力がＡＮＤゲート４に入力され
ており、この出力信号Ｅが同期検出信号となる。
第２図に第１図のＡ、Ｂ、Ｄの信号のタイミングの関係
を示すもので、第２図はモータが基準信号に同期した時
のタイミングの関係を示している。
を示すもので、第２図はモータが基準信号に同期した時
のタイミングの関係を示している。
ｔｌ は１周期の時間であり、ｔ２はＡ及びＢのＨｉｇ
ｈ区間の時間である。
ｈ区間の時間である。
第２図りは第１図に示すモノマルチ２によってＢの信号
−（モータの回転数を周波数に変換した信号）のパルス
幅（ｔ４）に変換し、さらにその立ち上るまでの時間を
Ｂの信号の立ち上りに対して、ｔ３だけシフトし、Ｂの
信号の’Ｈｉｇｈ”区間の中央付近にその立ち上シがく
るようにした信号である。従って第２図に示す信号（Ａ
、Ｂ、Ｄ）の関係がＮ回連続した時、第１図に示すシフ
トレジスタ３のデータ入力とクロック入力にＡの信号と
Ｄの信号がそれぞれ入力された時、績１図に示すシフト
レジスタ３の出力がすべて’Ｈｉｇｈ”とな９ＡＮＤゲ
ート４の出力信号も”Ｈｉｇｈ”となってモータが基準
信号に対して同期したとみなすようになっている。
−（モータの回転数を周波数に変換した信号）のパルス
幅（ｔ４）に変換し、さらにその立ち上るまでの時間を
Ｂの信号の立ち上りに対して、ｔ３だけシフトし、Ｂの
信号の’Ｈｉｇｈ”区間の中央付近にその立ち上シがく
るようにした信号である。従って第２図に示す信号（Ａ
、Ｂ、Ｄ）の関係がＮ回連続した時、第１図に示すシフ
トレジスタ３のデータ入力とクロック入力にＡの信号と
Ｄの信号がそれぞれ入力された時、績１図に示すシフト
レジスタ３の出力がすべて’Ｈｉｇｈ”とな９ＡＮＤゲ
ート４の出力信号も”Ｈｉｇｈ”となってモータが基準
信号に対して同期したとみなすようになっている。
しかしながら、同一のシステムに対してモータの回転速
度を速くした時、第２図におけるＡ及びＢの信号に対す
るＤの信号の位置関係が異なる。
度を速くした時、第２図におけるＡ及びＢの信号に対す
るＤの信号の位置関係が異なる。
回転速度が速くなった時のＡ、Ｂ、Ｄの信号の位置関係
を第３図に示す。
−第３図ではモータの回転速度が速くなっているため、
第２図ｔ１及びｔ２に相当する時間ｔ４ 及びｔ’ が
短くなっているが、モノマルチ２によって決定されるｔ
３及びｔ４は変わ、らない。従って、Ａ。
を第３図に示す。
−第３図ではモータの回転速度が速くなっているため、
第２図ｔ１及びｔ２に相当する時間ｔ４ 及びｔ’ が
短くなっているが、モノマルチ２によって決定されるｔ
３及びｔ４は変わ、らない。従って、Ａ。
Ｂ、Ｄの信号の位置関係は第３図に示すごとく、Ｄの信
号の立ち上りがＡの信号のＨｉｇｈ”区間がら”Ｌｏｗ
” 区間に逸脱してしまう可能性が生じる。
号の立ち上りがＡの信号のＨｉｇｈ”区間がら”Ｌｏｗ
” 区間に逸脱してしまう可能性が生じる。
このような場合においては、第１図に示す構成では、Ａ
ＮＤゲート４の出方が”Ｌｏｗ” となり正しく同期
しているにもかかわらず、同期していないと見なされる
問題点を生じる。
ＮＤゲート４の出方が”Ｌｏｗ” となり正しく同期
しているにもかかわらず、同期していないと見なされる
問題点を生じる。
発明の目的
本発明はこうした問題を解消する目的でなされたもので
モータの回転速度に関係なく、その基準信号に同期した
ことを正しく検出する手段を提供するものである。
モータの回転速度に関係なく、その基準信号に同期した
ことを正しく検出する手段を提供するものである。
発明の構成
本発明の同期検出回路は、基準信号と同期した信号の立
ち上り、あるいは立ち下りのエツジの一方を一定時間遅
延させた信号をクロックとし、前記基準信号をシリアル
データとみなしてシリアル−パラレル変換器に入力し、
前記シリアル−パラレル変換器のパラレル出力信号の論
理積によって同期検出信号を得るよう構成するとともに
、前記基準信号と同期した信号の周波数を電圧に変換す
るための周波数電圧変換器と、前記基準信号と同期した
信号からノコギリ波を発生するノコギリ波発生回路と、
前記周波数電圧変換回路の出力電圧と、前記ノコギリ波
発生回路の出力信号を比較するためのコンパレータと、
前記コンパレータの出力信号の立ち上りもしくは立ち下
シのエツジの一方を検出し、かつパルス化するためのエ
ツジ検出回路を有し、前記エツジ検出回路の出力信号を
前記シリアル−パラレル変換器のクロックとすることに
よって、前記シリアル−パラレル変換器に入力されるシ
リアルデータとしての前記基準信号とクロックとのタイ
ミングが、前記基準信号の周波数に関係なく一定とした
ことを特徴とする。
ち上り、あるいは立ち下りのエツジの一方を一定時間遅
延させた信号をクロックとし、前記基準信号をシリアル
データとみなしてシリアル−パラレル変換器に入力し、
前記シリアル−パラレル変換器のパラレル出力信号の論
理積によって同期検出信号を得るよう構成するとともに
、前記基準信号と同期した信号の周波数を電圧に変換す
るための周波数電圧変換器と、前記基準信号と同期した
信号からノコギリ波を発生するノコギリ波発生回路と、
前記周波数電圧変換回路の出力電圧と、前記ノコギリ波
発生回路の出力信号を比較するためのコンパレータと、
前記コンパレータの出力信号の立ち上りもしくは立ち下
シのエツジの一方を検出し、かつパルス化するためのエ
ツジ検出回路を有し、前記エツジ検出回路の出力信号を
前記シリアル−パラレル変換器のクロックとすることに
よって、前記シリアル−パラレル変換器に入力されるシ
リアルデータとしての前記基準信号とクロックとのタイ
ミングが、前記基準信号の周波数に関係なく一定とした
ことを特徴とする。
実施例の説明
以下本発明の一実施例について説明する。第４図は本発
明の一実施例における構成図を示したものである。第４
図において、５はモータの基準信号Ｆと回転数を周波数
に変換した信号Ｇを位相比較するための位相比較器で、
その出力信号Ｍが位相誤差信号である。６は矩形信号の
”Ｈｉｇｈ”区間のみ一定の傾斜で電圧が上昇し、”Ｌ
ｏｗ” 区間ではリセットされる動作を行なうノコギリ
波発生回路であり、Ｇの信号（モータの回転数を周波数
に変換した信号）が入力されている。７は６で発生した
ノコギリ波のピーク電圧をホールドするピークホールド
回路であり、その出力電圧Ｉは８に示す分割回路で％に
分割され、この分割回路８の出力電圧■はコンパレータ
９の十人力端子に入力されている。一方コンパレータ９
の一入力端子にはノコギリ波発生回路６の出力信号Ｈが
入力されており、その電圧上昇部分の電圧が■の電圧（
コンパレータ９の十人力）レベルを越えた時コンパレー
タ９の出力信号には°’ Ｌｏｗ ”からＨｉｇｈ”
に変化する。さらに１０に示すモノマルチはＫの信号ｌ
の状態の変化によってトリガされ、一定
のパルス幅Ｗを持った信号りを出力する。以上Ｆ、Ｌま
での信号の関係を第６図に示す。
明の一実施例における構成図を示したものである。第４
図において、５はモータの基準信号Ｆと回転数を周波数
に変換した信号Ｇを位相比較するための位相比較器で、
その出力信号Ｍが位相誤差信号である。６は矩形信号の
”Ｈｉｇｈ”区間のみ一定の傾斜で電圧が上昇し、”Ｌ
ｏｗ” 区間ではリセットされる動作を行なうノコギリ
波発生回路であり、Ｇの信号（モータの回転数を周波数
に変換した信号）が入力されている。７は６で発生した
ノコギリ波のピーク電圧をホールドするピークホールド
回路であり、その出力電圧Ｉは８に示す分割回路で％に
分割され、この分割回路８の出力電圧■はコンパレータ
９の十人力端子に入力されている。一方コンパレータ９
の一入力端子にはノコギリ波発生回路６の出力信号Ｈが
入力されており、その電圧上昇部分の電圧が■の電圧（
コンパレータ９の十人力）レベルを越えた時コンパレー
タ９の出力信号には°’ Ｌｏｗ ”からＨｉｇｈ”
に変化する。さらに１０に示すモノマルチはＫの信号ｌ
の状態の変化によってトリガされ、一定
のパルス幅Ｗを持った信号りを出力する。以上Ｆ、Ｌま
での信号の関係を第６図に示す。
力端子に入力され、またＦの信号（モータの基準信号）
はデータ入力端子に入力されていて、第５図に示すＦと
Ｌの関係を満足した時シフトレジスタの出力はすべて”
Ｈｉｇｈ”となるため、ＡＮＤゲート１２の出力Ｎも”
Ｈｉｇｈ’”となって同期検出がなされたことになる。
はデータ入力端子に入力されていて、第５図に示すＦと
Ｌの関係を満足した時シフトレジスタの出力はすべて”
Ｈｉｇｈ”となるため、ＡＮＤゲート１２の出力Ｎも”
Ｈｉｇｈ’”となって同期検出がなされたことになる。
１：。
以上のような構成によって、第５図に示すようにＦとＬ
の関係はモータの回転速度に関係なく、ＬがＦの”Ｈｉ
ｇｈ”′区間の中央に常に位置するため、前述したよう
なモータの回転速度によって、ＬがＦのＬｏｗ“区間に
逸脱してしまう恐れがなく、安定した同期検出が可能と
なるものである。
の関係はモータの回転速度に関係なく、ＬがＦの”Ｈｉ
ｇｈ”′区間の中央に常に位置するため、前述したよう
なモータの回転速度によって、ＬがＦのＬｏｗ“区間に
逸脱してしまう恐れがなく、安定した同期検出が可能と
なるものである。
発明の効果
以上のように、本発明によれば、モータの回転速度を変
化せしめた場合においても、同期状態にあるか否かが正
確に検出できるものである。
化せしめた場合においても、同期状態にあるか否かが正
確に検出できるものである。
第１図は従来における同期検出装置の構成図、第２図及
び第３図は第１図における各部の信号のタイミングを示
す波形図、第４図は本発明の一実施例における同期検出
装置の構成図、第５図は第４図における各部の信号の波
形及びそれらのタイミングを示した波形図である。 ６・・ノコギリ波発生回路、７・山・・ピークホールド
回路、８ ・電圧分割回路、９・・・・・コンパレー
タ、１ｏ・・・甲モノマルチ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第３図 第５図
び第３図は第１図における各部の信号のタイミングを示
す波形図、第４図は本発明の一実施例における同期検出
装置の構成図、第５図は第４図における各部の信号の波
形及びそれらのタイミングを示した波形図である。 ６・・ノコギリ波発生回路、７・山・・ピークホールド
回路、８ ・電圧分割回路、９・・・・・コンパレー
タ、１ｏ・・・甲モノマルチ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第３図 第５図
Claims (1)
- 基準信号と同期した信号の立ち上り、あるいは立ち下り
のエッジの一方を一定時間遅延させた信号をクロックと
し、前記基準信号をシリアルデータとみなしてシリアル
−パラレル変換器に入力し、前記シリアル−パラレル変
換器のパラレル出力信号の論理積によって同期検出信号
を得るよう構成するとともに、前記基準信号と同期した
信号の周波数を電圧に変換するための周波数電圧変換器
と、前記基準信号と同期した信号からノコギリ波を発生
するノコギリ波発生回路と、前記周波数電圧変換回路の
出力電圧と、前記ノコギリ波発生回路の出力信号を比較
するためのコンパレータと、前記コンパレータの出力信
号の立ち上りもしくは立ち下りのエッジの一方を検出し
、かつパルス化するためのエッジ検出回路を有し、、前
記エッジ検出回路の出力信号を前記シリアル−パラレル
変換器のクロックとすることによって、前記シリアル−
パラレル変換器に入力されるシリアルデータとしての前
記基準信号とクロックとのタイミングが、前記基準信号
の周波数に関係なく一定としたことを特徴とする同期検
出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59126001A JPH07118929B2 (ja) | 1984-06-19 | 1984-06-19 | 同期検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59126001A JPH07118929B2 (ja) | 1984-06-19 | 1984-06-19 | 同期検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS614480A true JPS614480A (ja) | 1986-01-10 |
| JPH07118929B2 JPH07118929B2 (ja) | 1995-12-18 |
Family
ID=14924266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59126001A Expired - Lifetime JPH07118929B2 (ja) | 1984-06-19 | 1984-06-19 | 同期検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07118929B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10373410B2 (en) | 2007-04-13 | 2019-08-06 | Felica Networks, Inc. | Information processing system, control information processing device, and program |
-
1984
- 1984-06-19 JP JP59126001A patent/JPH07118929B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10373410B2 (en) | 2007-04-13 | 2019-08-06 | Felica Networks, Inc. | Information processing system, control information processing device, and program |
| US10818120B2 (en) | 2007-04-13 | 2020-10-27 | Felica Networks, Inc. | Information processing system, control information processing device, and program |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07118929B2 (ja) | 1995-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2701030B2 (ja) | 高速記憶装置の書込制御回路 | |
| JPS614480A (ja) | 同期検出装置 | |
| JPH0347076B2 (ja) | ||
| KR840005645A (ko) | 샘플링 펄스 발생장치 | |
| US6204711B1 (en) | Reduced error asynchronous clock | |
| JP2755477B2 (ja) | ピーク値検出回路 | |
| JPS5832412B2 (ja) | 回転制御系における位相同期用基準信号形成方式 | |
| JP3099312B2 (ja) | 位相検出回路 | |
| JPS62152384A (ja) | 周波数・電圧変換装置 | |
| JPH0879029A (ja) | ４相クロツクパルス発生回路 | |
| JP2000138588A (ja) | パルス幅信号変換回路 | |
| JPH01113670A (ja) | 回転検出器 | |
| JP2902824B2 (ja) | 回転方向検出装置 | |
| JPS638914A (ja) | 制御回路 | |
| JPH01174977A (ja) | 動作検出装置 | |
| JPS5963992A (ja) | 直流モ−タの位置決め制御装置 | |
| JPH03144964A (ja) | 磁気記録再生装置のモータ制御装置 | |
| JPH02246783A (ja) | 速度制御装置 | |
| JPH01194709A (ja) | 位相判別回路 | |
| JPH05119157A (ja) | Ｘ線検出装置 | |
| JPS6248402B2 (ja) | ||
| GB2105469A (en) | Tachogenerator output signal processor | |
| JPS58132604A (ja) | 回転角度検出方法 | |
| JPS5942620A (ja) | デジタル信号処理装置 | |
| JPH04294632A (ja) | クロック異常検出回路 |