JPH02216648A - シリンダ位相サーボ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、ビデオテープレコーダ（ＶＴＲ）等の磁気記
録再生装置のシリンダ位相サーボ装置に関する。

（ロ）従来の技術 シリンダサーボ及びキャプスタンサーボ等のＶＴＲのモ
ータサーボは、従来、アナログ回路にて構成されていた
が、部品の増加は免れず、まだ回路素子の温度及び経時
特性の点で信頼性にも問題があった。そこで、このアナ
ログ方式のサーボ回路をディジタル化する所謂ディジタ
ルサーボが賞用されている。また、このディジタルサー
ボを更に改良し、ディジタル方式のサーボ回路の動作を
マイクロコンピュータを用いてソフトウェア的に処理す
る所謂マイコンサーボが提案されている。

このマイコンサーボを用いれば、サーボ回路の仕様の変
更及び特殊再生時の定数の変更等が、プログラムの変更
により容易に実現できる。

上述のマイコンサーボとしては、昭和６２年８月１日発
行のｒｓＡＮＹｏ　　ＴＥＣＨＮＩＣＡＬＲＥＶＩＥＷ
＜三洋電機技報〉第１９巻第２号通巻３７号」の第１８
頁乃至第２４頁の本件発明者著のｒＶＴＲのマイコンサ
ーボ系及びその適用」に−例が開示されている。

前記従来技術において、記録時のシリンダモータの位相
サーボは次の様にして行われる。

まず記録すべきビデオ信号中の垂直同期信号（以下、Ｖ
ｓｙｎｃと記す）を分離し、このＶｓｙｎｃの周期をマ
イコンクロックを用いてカウントし、このカウント値を
所定の整数値（Ｎ）にて除算し、得られる値をリファレ
ンスデータとし、同時にシリンダモータの回転状態を磁
気的に検出して得られるＦＧパルス（定常時７２０Ｈｚ
）を予め決められた所定値（例えば１八）にて分周した
ものの周期をマイクロクロックを用いて計測し、この計
測値とリファレンスデータとの差を算出する。ところで
、前述のＦＧパルスの周波数は、シリンダモータの１回
転に１個発せられるＰＧパルスの周波数の整数倍（２４
倍）と所定の関係が保持されているので、上述の差は正
にＰＧパルスとＶｓｙｎｃとの位相差に対応することに
なる。そこでこの位相差が零になる様にシリンダモータ
の回転制御を実行することにより位相サーボが実現され
ることになる。

（ハ）発明が解決しようとする課、趙 上述のマイコンサーボ方式では、全てをディジタル的な
処理で行っているため、Ｖｓｙｎｃ周期に僅かな変動が
生じた場合、リファレンス周期が大きく影響を受けるこ
とになる。例えば、Ｎ＝６としてサーボを行う場合に、
Ｖｓｙｎｃ　　周期がマイコンクロック数で６ｇ個と（
ｇ：整数）と６ｇ−１個の２値間で変動すると、リファ
レンス周期はマイコンクロック数でｇ個とｇ−１個の２
値間で変動することになる。これはＶｓｙｎｃ周期が６
ｇ乃至６ｇ−６の７値間で変動した場合と同等の回転む
らにつながる。特に、モータの回転が不安定で位相差が
所定範囲内に入っていない、即ちサーボロック状態に達
していない場合には然程問題にはならないが、既にモー
タの回転が安定して、サーボ系の微妙な変化で大きな影
響が生じやすいサーボロック状態では、回転むらを生じ
る等、極めて悪影響を及ぼすことになる。

（ニ）課題を解決するための手段 本発明は、サーボロック中にはリファレンス周期を変化
させず、サーボロック直前の値に固定することを特徴と
する。

（ホ）作用 本発明は、上述の如く構成したので、サーボロック中は
Ｖ　ｓ　ｙ　ｎ　ｃの僅かな乱れに追従してリファレン
ス周期が大きく変動することはなく、この乱れによるモ
ータの回転変動は阻止される。

（へ）実施例 以下、図面に従い本発明の一実施例について説明する。

第２図は全体の回路ブロックであり、（１）はＶＴＲの
シリンダモータ、（２）はシリンダモータ（１）の回転
速度に比例して周波数が変化するＦＧパルスを発するＦ
Ｇ検出器、（３）はシリンダモータ（１）の１回転に１
ｇのＰＧパルスを発するＰＧ検出器である。尚、シリン
ダモータ（１）が定常状態、即ち速度サーボ及び位相サ
ーボが共にサーボロック状態にある時には、ＦＧ及びＰ
Ｇパルスの周波数は夫々７２０Ｈｚ及び３０Ｈｚとなる
。

（４）は、前述のＦＧ及びＰＧパルス、システムコント
ロール回路からの動作モードを指定するモード指定信号
及び記録しようとするビデオ信号から分離されたＶｓｙ
ｎｃを入力信号とするシリンダサーボ用のマイクロコン
ピュータ（以下、マイコンと記す）であり、（５）はマ
イコン（４）から出力されるモータ制御信号（ＭＣ）に
基いてシリンダモータ（１）を駆動するモータドライバ
ーである。

次にマイコン（４）内にてソフトウェア的に処理される
シリンダモータ（１）の速度及び位相サーボについて、
このソフトウェア処理を回路ブロック図に置き換えた第
１図を用いて詳述する。

（７）は発振器にて構成されるクロック発生回路（６）
からの所定周波数のクロンクパルスをカウントしてタイ
マーデータとして出力するタイマーカウンタであり、（
８）は定常状態において７２０Ｈ２のＦＧパルスを１八
分周して分周パルスとして出力する分周回路である。

（９）は分周出力及びＶｓｙｎｃ入力時に夫々の立下り
エツジにてタイマーカウンタ（７）からのタイマーデー
タをラッチするインプットキャプチャレジスタ（以下、
ＩＣＲと記す）であり、分周出力に同期してラッチされ
たラッチ出力は第２レジスタ（１０）に保持データ（Ｒ
ＩＯ）として保持され、ＶＳｙｎｃに同期してラッチさ
れた出力は第３レジスタ（２ｏ）に保持データ（ＲＯ）
として保持される。

保持データ（ＲＩＯ）は、第２レジスタ（１１）は保持
されている前回の保持データ（Ｒ１１）、即ち２周期前
のＦＧパルスの立下りエツジに同期してラッチされたカ
ウント値と共に演算器（１２）に入力され、Ｐ＝Ｒ１０
−Ｒ１１の減算が為される。この減算値（Ｐ）は、分周
パルスの１周期即ちＦＧパルスの２周期をクロックを用
いて計時したデータに他なく、このデータを用いて速度
検出回路（１３）にて速度サーボに必要な速度エラーデ
ータ（ＤＳＰ）の算出が為される。尚、保持データ（Ｒ
１１）は保持データ（ＲＩＯ）により分周パルスの１周
期、即ちＦＧパルス２周期毎に更新される。

速度検出回路（１３）では、 Ｐ＜Ｔｄの時、ＤＳＰ＝０ Ｐ＞Ｔｄ＋Ｔｓの時、ＤＳＰ＝Ｍ （Ｔｄ：固定バイアス期間、Ｔｓ：ロックレンジ）の関
係が成り立つ関数式を用いて速度エラーデータ（ＤＳＰ
）が算出される。尚、速度エラーデータ（ＤＳＰ）をｊ
ビット（ｊ：整数）のディジタル値で示す場合には、Ｍ
＝２’−１で表わすことが可能となる。また、前述の関
数式による速度エラーデータ（ＤＳＰ）の算出方法を図
示すると第３図の如くなる。この第３図において（Ａ）
の横軸にはタイマーカウンタのカウント値、縦軸に速度
エラーデータ（ＤＳＰ）がとられている。

保持データ（ＲＯ）は第４レジスタ（２１）に保持され
ている前回の保持データ（Ｒ２）、即ち１周期前のＶｓ
ｙｎｃ入力時にラッチされたカウント値と共に演算器（
２２）に入力され、−（ＲＯ−Ｒ２）の演算が為される
。

に の演算において、（ＲＯ−Ｒ２）はＶｓｙｎｃの１周期
をクロックを用いて計時したデータであり、演算値はこ
れを６等分した値となる。また、この演算値は、第５レ
ジスタ（２３）に保持データ（Ｒ３）として保持される
ことになる。ところで、前述の如く６等分しているのは
、Ｖｓｙｎｃの１周期間に位相比較を６回行うためであ
り、６０ＨｚのＶｓｙｎｃを１八分周して３６０Ｈｚと
することにより、分周パルスの周波数に一致させること
に起因する。尚、保持データ（Ｒ２）は新しいＶｓｙｎ
ｃが入力される毎に、保持データ（ＲＯ）にて更新され
る。

保持データ（Ｒ３）は、シリンダモータ（１）の位相サ
ーボがロック状態にないと位相ロック検出回路（２４）
にて判別されると、スイッチ（２５）を経てリファレン
スメモリ（２６）にリファレンス更新データ（ＲＥＦ）
として記憶されると共に、スイッチ（２８）を経て第６
レジスタ（２７）に保持データ（Ｒ４）として保持され
る。ここでスイッチ（２５）は位相サーボがロック状態
にあれば固定接点（２５ｂ）側に、非ロツク状態にあれ
ば固定接点（２５ａ）側に切換わる。またスイッチ（２
８）はロック状態で開状態に、非ロツク状態で閉状態と
なる。従って、位相サーボがロック状態であればリファ
レンス更新データ（ＲＥＦ）は保持データ（Ｒ３）とな
り、非ロツク状態であれば（ＲＥＦ）は保持データ（Ｒ
４）、即ち位相サーボロック直前の演算器（２２）の演
算値となる。

（２９）は、分周パルスの立下りエツジまでにそれまで
記憶していたデータにリファレンス更新データ（ＲＥＦ
）を加算して、リファレンス周期データ（ＲＥ−ＦＴ）
として記憶し直すと共に、このデータを出力するリファ
レンス周期データ算出器である。ところで、このリファ
レンス周期データ算出器（２９）は、Ｖｓｙｎｃ入力時
で且つＰＧ検出器（３）からのＰＧパルスに基いてＲＦ
ＳＷパルス作成！（９０）にて作成されたＲＦＳＷパル
スの立上りエツジが入力された直後に初期状態にセット
される。即ち、Ｖｓｙｎｃ入力時点での保持データ（Ｒ
Ｏ）に定数（ＣＯＮＳＴ）を加算した値をリファレンス
周期データ（ＲＥＦＴ）として記憶し直す。以後、新た
にＶｓｙｎｃ及びＲＦＳＷパルスが入力されるまでは、
分周パルスの立下りエツジ毎にリファレンス更新データ
（ＲＥＦ）を加算して更新を行う。

ここで前記定数（ＣＯＮＳＴ）はシリンダモータの位相
サーボが理想的な状態にある時、即ちＰＧパルスとＶｓ
ｙｎｃとの位相が最適なものである時の、ｖｓｙｎｃと
このＶｓｙｎｃ入力直後の分周パルスの立下りエツジ間
の間隔を、予めクロック発生器（６）のタロツクの個数
に換算した値である。

演算器（３０）では、最新のリファレンス周期データ（
ＲＥＦＴ）と保持データ（ＲＩＯ）を用いて、Ｑ＝Ｒ１
（１−ＲＥＦＴの算出が為される。

位相検出器（３１）では Ｑ　＜　Ｔｄ’の時、ＤＰＨ＝０ Ｑ＞Ｔｄ’＋Ｔｓ’、ＤＰＩ＝Ｍ （Ｔｄ’　：固定バイアス期間、Ｔｓ’：ロックレンジ
） の関係が成り立つ関数式を用いて位相エラーデータ（Ｄ
ＰＨ）が算出される。尚１位相エラーデータ（ＤＰＨ）
をｊビットのディジタル値で示す場合には、Ｍ’＝２’
−１で表わすことが可能となる。また、前述の関数式に
よる位相エラーデータ（ＤＰＨ）の算出方法を図示する
と第４図（Ａ）の如くなり、横軸に時間（カウント値）
、縦軸に位相エラーデータ（ＤＰＩ）がとられている。

こうして得られた位相エラーデータ（ＤＰＨ）は、混合
回路（３２）にて速度エラーデータ（ＤＳＰ）と加算さ
れ、モータ制御信号（ＭＣ）としてモータドライバー（
５）に供給される。

■ またＤＰＩ＝−Ｍ’　の時に最適な位相状態が維持され
る様にモータは駆動し、上述の速度サーボ及の条件が満
足される様にモータ制御を実行しようとするものである
。

次に第１図の回路ブロック図の各動作を第５図の具体的
な例に基いて説明する。

まず、分周パルスのある立下りエツジの時点（ｔｌ）で
のインプットキャプチャレジスタ（ＩＣＲ）でのランチ
による保持データ（ＲＩＯ）と、１回前の立下りエツジ
の時点（【０）での保持データ（Ｒ１１）の減算値Ｐ　
（Ｐ　＝Ｒ１０−Ｒ１１）より速度エラーデータ（ＤＳ
Ｐ）が求まる。即ち、減算値（Ｐ）が小さ周期分、換言
するとＦＧパルスの２周期分の時間が短かくシリンダモ
ータが高速過ぎるとして、なって速度を上げる制御が為
される。こうして速度サーボがＦＧパルスの２周期毎に
為される。

次に、第５図の例にて具体的な説明を行うが、この第５
図では時点（ｔｌ）と時点（ＬＯ）間にＲＦＳＷパルス
のエツジ及びＶｓｙｎｃが発生している。そこで、この
ＲＦＳ〜Ｖパルス、Ｖｓｙｎｃ及びＰＧパルスの発生タ
イミングについて簡単に説明する。ある時点でＰＧパル
スが発生すると、このＰＧパルスから４個目のＦＧパル
スの立下りエツジにＡヘッドとＢヘッドの切換えを行う
ためのＲＦＳＷパルスの立上りエツジが位置する様にＲ
ＦＳＷパルスが作成される。また、通常の８　ｍｍ　Ｖ
　Ｔ　Ｒの規格に沿った、理想的な記録状態では、この
ＲＦＳＷパルスの立上りエツジに対するＶｓｙｎｃの位
相遅れは、略６Ｈ（Ｈ：水平掃引期間）になる。

ｆノｔって、ＲＦＳＷパルスの立上りエツジ及びＶ　ｓ
　ｙｎｃは分周パルスの１周期内に生じることになる。

次に位相サーボを説明すると、時点（Ｅｌ）と時点（ｔ
ｏ）間にＲＦＳＷパルスのエツジ及びＶｓｙｎｃが発生
した場合、このＶｓｙｎｃの入力時のＩＣＨのラッチデ
ータである保持データ（ＲＯ）が、ＲＯ＝９０００とな
り、１回前のＶ　ｓ　ｙ　ｎ　ｃの入力時のランチデー
タである保持データ（Ｒ２）が、Ｒ２＝６００となり、
時点（Ｌｌ）以後６回の位相比較に用いられるリファレ
ンス更新データ（ＲＥＦ）ｌｉＲＥＦ＝５００として維
持され、またＶｓｙｎｃ入力直後の分周パルスの最初の
立下りエツジが時点（ｔｌ）であるから、リファレンス
周期データ算出５（２９）では、リファレンス周期デー
タ（ＲＥＦＴ）は初期状態にセットされる。即ち、この
初期状態でのＲＥＦＴは保持データ（ＲＯ）に前述の定
数（ＣＯＮＳＴ）を加算したものであり、この定数（Ｃ
ＯＮＳＴ）を３００と設定するとＲＥＦＴ＝９０００＋
３００＝９３００となる。この値はＰＧパルスと記録信
号のＶ　ｓ　ｙ　ｎ　ｃが最適な位相関係にある時にと
なる。

従って、演算器（３０）にて為されるＲＩＯ−ＲＥＦＴ
の演算値（Ｑ）を位相検出器（３１）に入力して、第４
図の関数式に代入することにより、時点（（１）での位
相比較の結果が得られることになる。尚、第６図は上述
の位相比較による（Ｑ）の算出を説明する図であり、仮
に時点（Ｌｌ）において、ＰＧパルスと　Ｖｓｙｎｃに
理想的な位相関係が維持されている場合には、Ｃ０Ｎ５
Ｔ＝Ｒ１０−ＲＯであるため、Ｑ＝Ｏとなる。第４図の
関数式の代入の結きい時には、保持データ（ＲＩＯ）が
リファレンス周期データ（ＲＥＦＴ）に比べ過大である
ことになり、換言するとＰＧパルスがＶｓｙｎｃに対し
て位相遅れを生じていることになる。そこでモータドラ
イバー（５）ではこの位相遅れを解消するべくシリンダ
モータ（１）の回転速度を若干上昇させる。まさい時に
は、保持データ（ＲＩＯ）が（ＲＥＦＴ）に比べ過小で
あり、ＰＧパルスがＶｓｙｎｃに対して位相進みを生じ
ていることになる。そこでモータドライバー（５）では
このこの位相進みを解消するべくシリンダモータ（１）
の回転速度を若干降下させる。

以後、分周パルスの立下りエツジが生じる毎に、即ち、
時点（ｔ２）→（【３）→（ｔ４）→（ｔ５）→（【６
）と時間経過がある毎に前述と同様の位相比較が為され
る。この時のリファレンス周期データ（ＲＥＦＴ）は前
述の初期状態からリファレンス更新データ（ＲＥＦ）を
順次加算した値となり、前述の具体例であれば時点（ｔ
２）でＲＥＦＴ＝９８００、（ｔ３）でＲＥＦＴ＝１０
３００、（ｔ４）でＲＥＦＴ冨１０８００、（ｔ５）で
ＲＥＦＴ＝１１３００、（ｔ６）＝ＲＥＦＴ＝　１１８
００と更新される。

この様にＶｓｙｎｃ入力後に６回の位相比較が終了する
と、再びＶｓｙｎｃが生じることになり、この新しいＶ
ｓｙｎｃ入力時のラッチデータにて保持データ（ＲＯ）
が更新され、保持データ（Ｒ２）が更新前の保持データ
（Ｒ（Ｊ）にて更新されて、以後の６回分の位相比較の
ためのリファレンス更新データ（Ｒ’以下このリファレ
ンス更新データ（ＲＥＦ）に基いて分周パルスの立下り
エツジ毎に６回の位相比較が実行される。位相サーボロ
ック状態に達しない場合には、このＶｓｙｎｃが入力さ
れる毎にリファレンス更新データ（ＲＥＦ）を算出し直
しての位相比較が為されることになる。

次に前述の位相サーボの結果、位相エラーデーにして±
ｌＯ％の範囲の値）を維持する状態が所定期間（例えば
１５ｅｃ）に亘って継続すると位相サーボロック状態に
達したと判断される。この位相サーボロック状態では、
位相サーボは微妙な制御段階に入っており、記録しよう
とする映像信号のＶｓｙｎｃの周期に微妙な変動が生じ
るとリファレンス側に大きな変動が生じることになる。

即ち、上述の位相サーボ方法では、Ｖｓｙｎｃの一周期
を６等分してリファレンス更新データ（ＲＥＦ）をディ
ジタル的に設定しているので、Ｖｓｙｎｃ　Ｉ！ｌ１Ｏ
Ｉが６ｇと６ｇ−１（ｇ：整数）の２　ｆｔｍに変動す
ると、ＲＥＦもｇとｇ−１の２値に変動することになる
が、このＲＥＦの変動はＶｓｙｎｃ周期が６ｇ乃至６ｇ
−６の７値のいずれかに変動した場合と同等の変動とな
り、不要な回転むらにつながる。

そこで、この位相サーボロック状態では、第１図のスイ
ッチ（２５）は固定接点（２５ｂ）側に、またスイッチ
（２８）は開状態となり、リファレンスメモリ（２６）
に第６レジスタ（２７）の保持データ（Ｒ４）が供給さ
れ続ける。即ち、位相サーボロック状態に入る直前のリ
ファレンス更新データ（ＲＥＦ）がロック状態中は保持
されることになる。従って、Ｖｓｙｎｃが入力されて、
−旦リファレンス周期データ（ＲＥＦＴ）がＲＥＦＴ＝
ＲＯ＋Ｃ０Ｎ５Ｔで初期設定が為されると、以後の６回
の位相比較に際してのリファレンス周期データ（ＲＥＦ
Ｔ）は、この初期設定されたＲＥＦＴに固定のリファレ
ンス更新データ（ＲＥＦ）を順次加算することにより設
定され、次のＶｓｙｎｃの入力時に再びリファレンス周
期データ（ＲＥＦＴ）を初期設定し直し、再び以後６回
の位相比較時と同じ値のＲＥＦを加算し続ける。例えば
、第５図の例において、時点（ｔＩ）と（ｔ２）の間で
位相サーボロック状態に達したとすると、時点（Ｌ２）
乃至（【６）において、（ＲＥＦＴ）は前述の非ロツク
状態と同じ変化を為し、次のＶｓｙｎｃの入力時のラッ
チデータが１２０６０で非ロツク時のＲＥＦの算出方法
を用いるとＲＥＦ＝−（１２０６０−９０００）＝　５
１０となるが、この値は採用されず時点（【７）以後の
ＲＥＦは常に時点（ｔｌ）直前Ｖｓｙｎｃ入力時に算出
されたＲＥＦ＝５００の値に固定されることになる。例
えば、時点（ｔｌ）ではラッチデータは１２０６０　＋
Ｃ０Ｎ５Ｔ即ち１２０６０＋３００＝１２３６０となり
、時点（ｔ８　）テは１２３６０＋５００＝１２８６０
となる。

尚、外乱等により再び位相非ロツク状態になった場合に
は、次のＶｓｙｎｃの入力以降、前述の如くリファレン
ス更新データ（ＲＥＦ）の演算が再開される。

次に第１図の回路ブロック図の処理を実際にマイコン（
４）を用いてソフトウェア的に処理する場合を、第７図
乃至第９図のフローチャートを用いて説明する。第７図
は分周パルスの立下りエツジが生じる毎に割り込み処理
されるシリンダサーボルーチンであり、第８図はＰＧパ
ルスに基づいてＲＦＳＷパルスが発せられる毎に割り込
み処理されるＲＦＳＷ割り込みルーチン、第９図はＶｓ
ｙｎｃが入力される毎に割り込み処理されるＶｓｙｎｃ
割ｔ２込みルーチンである。

まず、ＲＦ　Ｓ　Ｗ割り込みルーチンでは、ＲＦ−５Ｗ
パルスの立上りエツジが入力される毎にフラグ（ＰＦ）
をセット状態とする。

Ｖｓｙｎｃ割り込みルーチンでは、Ｖｓｙｎｃが入力さ
れる毎に、フラグ（ＶＦ）をセット状態としくステップ
（５０））、Ｉ　ＣＲ（９）のラッチデータにて保持デ
ータ（ＲＯ）を更新しく５ＴＥＰ（５１））、位相ロッ
ク状態でなければ、Ｓ　Ｔ　Ｅ　Ｐ　（５２）にて前回
のラッチデータである保持データ（Ｒ２）を用いて新し
いリファレンス更新データ（ＲＥＦ）を算出し、同時に
この新しいデータ（ＲＥＦ）を保持データ（Ｒ１）とし
て保持しておく。また、位相ロック状態であれば、保持
データ（Ｒ１）をリファレンス更新データ（ＲＥＦ）と
しく５ＴＥＰ（５３））、これによｌ）　Ｏツク状態に
入る直前のリファレンス更新データを固定の更新データ
とすることになる。

尚、Ｓ　Ｔ　Ｅ　Ｐ　（５４）は保持データ（Ｒ２）を
保持データ（ＲＯ）にて更新している。

シリンダサーボルーチンでは、分周パルスの立下りエツ
ジ毎にＩＣＲ（９）のラッチデータを保持データ（ＲＩ
Ｏ）としく５ＴＥＰ（６０））、前回のラッチデータで
ある保持データ（Ｒ１１）から演算ｆｉ（Ｐ）を算出し
く５ＴＥＰ（６１））　、この演算値（Ｐ）を用いてＳ
　Ｔ　Ｅ　Ｐ　（６２）にて速度エラーデータ（ＤＳＰ
）を算出する。またＳ　Ｔ　Ｅ　Ｐ　（６３）（６４）
の条件を共に満足する、即ち今回の分周パルスの立下り
工、７ジがＲＦＳＷパルスのエツジ直後で、且つＶｓｙ
ｎｃ入力直後の最初のものであれば、リファレンス周期
データ（ＲＥＦＴ）を初期状態とする（　Ｓ　Ｔ　Ｅ　
Ｐ　（６５））。

Ｓ　Ｔ　Ｅ　Ｐ　（６６）では演算値（Ｑ）を算出し、
ＳＴＥ　Ｐ　（６７）では次の分周パルス入力時の演算
値（Ｑ）の算出のためのリファレンス周期データ（ＲＥ
ＦＴ）を準備するために、リファレンス更新データ（Ｒ
ＥＦ）を加算して更新している。ＳＴ　Ｅ　Ｐ　（６８
）では、演算値（Ｑ）に基いて位相エラーデータ（ＤＰ
Ｈ）を算出し、この位相エラーデータ（ＤＰＩ）と速度
エラーデータ（ＤＳＰ）とを加算してモータ制御信号（
ＭＣ）としくＳＴＥ　Ｐ　（６９））　、最後にフラグ
（ＶＦ）及び（ＰＦ）をリセットしている（　Ｓ　Ｔ　
Ｅ　Ｐ　（７０））。

尚、Ｓ　Ｔ　Ｅ　Ｐ　（６３）（６４）にて同時に両方
の条件が満足されない時には、Ｓ　Ｔ　Ｅ　Ｐ　（６５
）におけるリファレンス周期データ（ＲＥＦ）の初期設
定は為されない。またＳ　Ｔ　Ｅ　Ｐ　（６３）（６４
）の条件が長時間（例えば２Ｈ以上）に亘って同時に満
足されない時には、シリンダモータ（１）の回転速度を
強制的に様々に変化させて連続する分周パルスの立下り
エツジ間にＲＦＳＷパルスとＶｓｙｎｃを存在せしめる
状態を一旦現出せしめた後に、前述のシリンダサーボル
ーチンを実行することも可能である。

（ト）発明の効果 上述の如く本発明によれば、サーボロック状態において
、Ｖｓｙｎｃ　ｃｒ）＠小な変動に追従して、このＶｓ
ｙｎｃに基いて形成される位相サーボのリファレンス周
期が大きく変動することを抑えつつ、マイクロコンピュ
ータを用いてディジタル的な高精度位相サーボが可能と
なり、特にジッタを最小限に抑える必要があるハイバン
ド８ａＩＩＶＴＲや５−ＶＨ５ＶＴＲ等のサーボ系に特
に有効である。

【図面の簡単な説明】

図面は全て本発明の一実施例に係り、第１図及び第２図
は回路ブロック図、第３図は速度エラーデータの算出方
法を説明する図、第４図は位相エラーデータの算出方法
を説明する図、第５図及び第６図はタイミングチャート
、第７図、第８図及び第９図はフローチャートである。 （１）・・・シリンてモータ、（ＲＥＦ）・・・リファ
レンス更新データ

Claims (1)

【特許請求の範囲】
1. （１）記録しようとするビデオ信号の垂直同期信号をｎ
   （ｎ：整数）分周して得られるリファレンス周期と、シ
   リンダモータの回転状態に応じて得られるＦＧパルスを
   用いて前記シリンダモータの位相サーボを為すシリンダ
   位相サーボ装置において、 前記位相サーボのサーボロック中のリファレンス周期を
   、前記サーボロック直前の値に固定することを特徴とす
   るシリンダ位相サーボ装置。