JPH0630576A

JPH0630576A - サーボ制御装置およびサーボ制御方法

Info

Publication number: JPH0630576A
Application number: JP4065884A
Authority: JP
Inventors: Masaki Morita; 正樹森田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1992-03-24
Filing date: 1992-03-24
Publication date: 1994-02-04

Abstract

(57)【要約】【目的】モータ制御における速度系、位相系誤差のデ
ィジタル的なゲイン調整を可能にしかつ、サーボ出力精
度、測定精度の低下やダイナミックレンジの低下を防止
できるサーボ制御装置を得る。【構成】回転機構１の速度誤差とモータ２の位相誤差
をそれぞれＤ／Ａ変換器１３，１４でアナログ値に変換
し、このアナログ値をそれぞれゲイン制御器１５，１６
内のゲイン調整可能な演算増幅器１５ｂ，１６ｂに加
え、演算増幅器１５ｂｂ，１６ｂのゲインをゲイン制御
器１５，１６内のディジタルレジスタ１５ａ，１５ｂで
変化させ、ゲイン制御器１５，１６の出力を加算してモ
ータドライブアンプ１８に加える。【効果】ゲイン調整時の出力精度と、ダイナミックレ
ンジと、測定精度の各低下を防止する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、たとえばＶＴＲ（ビ
デオ・テープ・レコーダ）のドラムモータやキャプスタ
ンモータの制御に使用して好適なサーボ制御装置および
サーボ制御方法に関するものである。

【０００２】

【従来の技術】従来のドラムの制御をするサーボ回路の
一例を図１２に示す。この図７中の１はドラムを示す。
このドラム１はモータ２により回転駆動されるようにな
っている。このドラム１の周面には、周波数発生器３お
よびパルス発生器４が配設されている。

【０００３】周波数発生器３からドラム１の所定角度
（たとえば、１５度）毎の回転により、たとえば、７２
０Hzの周波数信号ＦＧを発生させるとともに、パルス発
生器４からドラム１の１回転毎の回転により、たとえ
ば、３０Hzのパルス信号ＰＧを発生させる。この周波数
発生器３からの信号ＦＧおよびパルス発生器４からのパ
ルス信号ＰＧをサーボ信号処理ＩＣ（集積回路）５に供
給する。

【０００４】周波数発生器３からの周波数信号ＦＧとパ
ルス発生器４からのパルス信号ＰＧはラッチ回路８のタ
イミング入力端に入力されるようになっており、周波数
信号ＦＧとパルス信号ＰＧの周期に同期して、カウンタ
７の値をこのラッチ回路８にラッチするようになってい
る。このカウンタ７のクロックはクロックジェネレータ
６より供給されるようになっている。ラッチ回路８によ
りラッチされたカウンタ値はデータバス５ａに乗せられ
る。

【０００５】周波数信号ＦＧの周期測定と速度誤差検出
について説明する。周波数信号ＦＧはラッチ回路８に送
られるとともに、割込みコントローラ９にも送られる。
この周波数信号ＦＧの立ち上がりまたは立ち下がりに同
期して、ＣＰＵ（中央処理装置）１０に対して割り込み
がかけられる。

【０００６】この割り込みにより、ＣＰＵ１０は処理を
メモリ内の割り込みプログラムに移す。割り込みプログ
ラムでは、ラッチ回路８によりラッチされたカウンタ値
をレジスタに取り込み、メモリ１９に保存している１周
期前にラッチしたカウンタ値との演算を行い、周波数信
号ＦＧの周期を計測する。

【０００７】このように、周波数信号ＦＧの周期を測定
するので、クロックジェネレータ６のクロックの周波数
が高ければ、高いほど、周波数信号ＦＧ、後ほど説明す
るパルス信号ＰＧの周期測定の精度は上がるが、カウン
タ７のビット数により決まる計測時間は短かくなる。た
とえば、カウンタ７が１７ビット、クロック周波数が３
MHz の場合、測定精度は３３３nsec、計測時間は４３．
７msecである。

【０００８】計測された周波数信号ＦＧの周期から目的
とする周期との差を演算により求め、速度誤差レジスタ
１１に格納する。ここで云うレジスタとは、メモリ１９
の一部のことであるが、特別に意味をもつもので、特に
速度誤差レジスタとした。

【０００９】位相誤差は、再生動作時には、前記周波数
信号ＦＧの処理と同様にＰＧ周期を求め、目的とする周
期との位相差を演算により求め、位相誤差レジスタ１２
に格納する。録画動作時には、端子４８に供給される映
像信号の垂直同期信号４４によりラッチされたカウンタ
値とパルス信号ＰＧによりラッチされたカウンタ値との
差を求め、目的とする位相の値との演算を行い、位相誤
差を求める。位相誤差は図１０のようなディジタルフィ
ルタにより、位相補償を行い、位相誤差レジスタ１２に
格納する。

【００１０】次に、位相補償ディジタルフィルタについ
て詳しく述べる。位相補償フィルタはアナログでの図８
のような回路をディジタルフィルタで構成したもので、
図９のようなブロック図となる。この図９において、サ
ンプリング周期、つまり、パルス信号ＰＧの周期毎に計
算が行われる。この図９における１／Ｚは１周期遅延を
表す。ａ，ｂ，ｃは定数であり、図８のＲ（抵抗）、Ｃ
（コンデンサ）のパラメータ使用時と同等の特性を得た
い場合、ａ＝０．１２９、ｂ＝０．１２１、ｃ＝０．９
９２と、いずれも「１」より小さい値が入る。これらの
定数との乗算の結果において、小数点以下の値が重要な
役割を果す。

【００１１】ところが、このフィルタ計算後の結果は、
整数値しか入らない位相誤差レジスタである。つまり、
小数点以下の値を無視するので、このフィルタの特性は
得られない。そこで、従来は各定数をＸ倍（Ｘは有理
数）し、演算処理後１／Ｘ倍にして、計算の精度を上げ
ている。また、ソフトウエアサーボにおいては、誤差の
小さい場合の演算時の切り捨てを防ぐために、予め誤差
をＸ倍にして、演算後結果を１／Ｘ倍とする手法を用い
る。

【００１２】求められた速度誤差，位相誤差をＣＰＵ１
０はゲイン調整を施し、任意の加算比で加算して、Ｄ／
Ａ（ディジタル／アナログ）コンバータ４７に出力す
る。Ｄ／Ａコンバータ４７の出力はサーボ信号処理ＩＣ
５から出力され、ループゲインを演算増幅器５０により
加え、ＭＤＡ（モータ・ドライブ・アンプ）１８を介し
てモータ２に送ることにより、サーボ機構が働く。

【００１３】速度誤差と位相誤差のゲイン調整と加算に
ついて詳しく述べる。ゲイン調整とは、目標値と計測値
の差、すなわち、誤差をどれだけの倍率（ゲイン）を持
たして、モータにフィードバックをかけるかを調整する
ものである。たとえば、周波数信号ＦＧの周期が１msec
ずれている場合に、モータ２に１Ｖの駆動電圧をフィー
ドバックするのか、２Ｖの駆動電圧をフィードバックす
るのかを調整するということである。これにより、制御
系の安定性や過渡特性を変化させることができる。

【００１４】また、ＶＴＲにおいては、スピードサーチ
やスロー再生などの特殊再生時や高速テープ送り、高速
テープ巻き戻し時のテープ速度が変化する場合、テープ
の走行を行うキャプスタンモータの回転速度を変化し、
モータの回転速度の変化に応じて、ゲインを変化させる
必要がある。ドラムモータにおいても、回転起動特性を
良好にするため、過渡的にゲインを変更することによ
り、起動時間の短縮が可能となり、高度なサーボ制御が
行える。

【００１５】ソフトウエアサーボにおける従来のゲイン
調整の方法を述べる。ゲイン調整は誤差レジスタの値を
演算することにより求められる。図１０は８ビットの誤
差レジスタを示す図である。この図１０は８ビットの誤
差レジスタに１０進数における「２１」が誤差として入
っている場合を示している。誤差レジスタが８ビットの
場合、表現できる数値は、符号付きの場合−１２８から
＋１２７までである。この誤差レジスタの値をそのまま
８ビットのＤ／Ａ変換器に出力したときのゲインを
「１」とし、以下のような場合に分けて、ゲイン調整を
考える。

【００１６】（１）ゲインアップ時たとえば、「２」のゲインを得たい場合、誤差レジスタ
の値を２倍するので、各ビットを図１１のように、図１
０に比べて左に１ビットシフトすればよい。このビット
シフトにより、誤差レジスタの最下位ビットＤ０には、
「０」を入れる。ゲインアップする前のＤ／Ａ変換器の
出力精度はＤ／Ａ変換器のダイナミックレンジ電圧をＶ
ccとすると、Ｖcc／２５６であるが、この２倍のゲイン
アップにより、元の誤差データに対するＤ／Ａ変換器の
出力精度は等価的に上位７ビット分で決まり、Ｖcc／１
２８となり、出力精度が１／２となる。

【００１７】最下位ビットに「０」を入れるというの
は、せっかく８ビット精度のあるＤ／Ａ変換器を７ビッ
トしか使用しないことになる。ゲインが「４」になれ
ば、出力精度は１／４というように、ゲインの大きさに
比例して、Ｄ／Ａ変換器の等価的な出力精度は悪くな
る。また、誤差のダイナミックレンジもゲイン「２」の
ときに誤差データ−６４〜＋６３、ゲイン「４」のとき
に−３２〜＋３１とゲインの大きさに比例して小さくな
る。この例のように、「２１」というデータでは、ゲイ
ン「８」の場合、オーバフローとなる。また、ビットシ
フトするたびにオーバフロー（桁あふれ）の判別が必要
となり、符号付きのデータの場合、作業は倍増する。

【００１８】（２）ゲインダウン時たとえば「０．５」ゲインを得たい場合、誤差レジスタ
を１／２倍するので、各ビットを図４のように、図１０
に対して右へ１ビットシフトすればよい。このとき、誤
差レジスタの最下位ビット「Ｄ０」の情報は失われてし
まう。この最下位ビットは周期測定用のクロックにより
増減するものであるから、計測の分解能は、等価的に１
／２になる。ゲインをさらに「１／４」，「１／８」と
すると、計測の分解能も「１／４」，「１／８」とな
り、分解能が低下し、良好な制御が行えなくなる。

【００１９】また、ゲインの調整を誤差レジスタの演算
にはよらず、クロックジェネレータ６の発振周波数を変
化させることも考えられるが、クロックジェネレータ６
の発振周波数を減少させることにより、計測の分解精度
も落ちるので、結果は同じである。

【００２０】次に、速度誤差と位相誤差の加算について
説明する。ＶＴＲのドラムモータやキャプスタンモータ
の制御の場合、速度制御と位相制御を行わなければなら
ない。制御対象となるモータは一つなので、速度誤差と
位相誤差を加算して制御電圧を制御対象となるモータに
フィードバックする必要がある。加算比はシステムによ
り違うが、速度誤差と位相誤差が８対１程度の場合が多
い。

【００２１】この加算を行う場合、速度誤差レジスタの
値と、１／８にした位相誤差レジスタの値を加算する方
法、速度誤差レジスタの値を８倍にした値と位相誤差レ
ジスタの値を加算する方法、または両方の誤差レジスタ
のゲインを変化させ、加算する方法等がある。どの方法
においても、ゲイン変化のための誤差レジスタのビット
シフトが行われ、先に説明したように、等価的なＤ／Ａ
変換器の出力精度の低下、ダイナミックレンジの低下や
計測精度の低下が起こる。

【００２２】また、従来のソフトウエアサーボでは、上
記速度系のゲイン調整、位相系のゲイン調整、速度系と
位相系誤差の加算等をソフトウエアにより処理するの
で、処理時間がかかる。ビットシフトによる簡単なゲイ
ン調整なら処理時間は少ないが、一般的には、ゲインの
調整はビットシフトだけでは、不可能で、処理時間のか
かる乗算、除算を使用し、演算ごとに、オーバフロー処
理を行わなければならないので、多くの処理時間がか
る。この処理時間は周波数信号ＦＧ、パルス信号ＰＧの
周期内に終えなければならないのは勿論のことである
が、誤差検出から制御電圧出力まで時間がかかると、サ
ーボの遅れ要素となり、系を不安定にしたり、ループゲ
インがとれないなど、サーボ制御特性に悪影響を及ぼ
す。

【００２３】さらに、速度誤差と位相誤差を加算後、ト
ータルとして、系のサーボループゲインの調整を行わな
ければならない。これを速度誤差や位相誤差のゲイン調
整に盛り込んでもよいが、速度誤差や位相誤差の調整に
ループゲイン調整まで加えると、ゲインの調整量が１２
８倍となったり、０．００５倍となるので、前記ゲイン
アップ、ゲインダウンの悪影響を直接に受ける。

【００２４】これを回避するために、一般的にサーボ信
号処理ＩＣ５の外に演算増幅器５０を設けてゲイン調整
を行う。これは外部に演算増幅器が必要となり、コスト
アップ、基板面積の増加等の原因になる。まタ、サーボ
ループのゲインをプログラマブルに調整することも困難
となる。

【００２５】

【発明が解決しようとする課題】従来のサーボ制御装置
は以上のように構成されているので、ゲイン調整におけ
るゲインアップ時は等価的なＤ／Ａ変換器の出力精度の
低下、ダイナミックレンジの低下や乗除算・オーバフロ
ーなどの処理の複雑さがある。ゲインダウン時は計測精
度の低下や乗除算処理等の複雑さがある。

【００２６】また、速度誤差と位相誤差加算時はＤ／Ａ
変換器の出力精度、ダイナミックレンジ、計測精度が低
下する。さらに、速度計、位相系のゲイン調整、速度誤
差と位相誤差の加算に多くの処理時間を有し、サーボの
遅れ要素となり、良好なサーボ制御が行えなくなる。ル
ープゲインや速度系、位相系のゲイン調整が困難かつ複
雑である。ディジタルフィルタ計算時や入力誤差の小さ
いときのビット落ちが大きく、精度が出ないばかりか、
部品点数が多いなどの問題点があった。

【００２７】この発明は、上記のような問題点を解決す
るためになされたものであり、ソフトウエアサーボにお
けるゲインの変化による等価的な出力精度の低下、測定
精度の低下、ダイナミックレンジの低下をなくし、良好
なサーボ制御を行うことができるサーボ制御装置を提供
することを目的としており、また、ゲインアップ・ゲイ
ンダウン時の複雑な処理をなくし、簡単にプログラマブ
ルにゲインを変更して速度系、位相系の加算比も変更で
き、より高度な制御とコンピュータのＣＰＵの負担を軽
減することができ、これにともなう処理時による遅れ要
素をなくすることができるサーボ制御方法を提供するこ
とを目的とし、さらに、サーボ系のすべての機能をＩＣ
化でき、部品点数が少なく、小型で安価にできるサーボ
制御方法を提供することを目的とする。

【００２８】

【課題を解決するための手段】この発明に係るサーボ制
御装置は、回転機構の速度誤差と位相誤差をアナログ値
に変換するディジタル／アナログ変換手段と、アナログ
値の速度誤差または位相誤差のいずれか一方あるいは両
方にディジタルレジスタにより演算増幅器のゲインが変
化され速度誤差または位相誤差のいずれか、あるいは両
者と出力を加算して駆動手段に供給するゲイン制御器と
を設けたものである。

【００２９】また、アナログ値の速度誤差と位相誤差の
いずれか一方あるいはその両方により演算増幅器のゲイ
ン変化をマイクロコンピュータでディジタルレジスタを
操作して行うようにしたものである。

【００３０】さらに、サーボ回路を１チップのＩＣによ
り集積するようにしたものである。

【００３１】

【作用】この発明においては、ディジタル／アナログ変
換器により、回転機構の速度誤差と位相誤差をアナログ
値に変換し、このアナログ値の速度誤差と位相誤差のい
ずれか一方、またはその両者によりゲイン制御器の演算
増幅器のゲインをディジタルレジスタにより変化させ、
速度誤差と位相誤差のいずれかにより演算増幅器のゲイ
ンが変化されていないゲイン増幅器を有するゲイン制御
器の出力とゲインが可変された演算増幅器を有するゲイ
ン制御器の出力とを加算するか、あるいは速度誤差と位
相誤差のそれぞれにより演算増幅器のゲインをディジタ
ルレジスタにより可変されたゲイン制御器の出力を加算
して、駆動手段に供給し、それによって、モータの駆動
制御を行う。

【００３２】また、アナログ値の速度誤差と位相誤差の
いずれか一方、あるいはその両方により、ゲイン制御器
内の演算増幅器のゲインを可変する際に、マイクロコン
ピュータによりディジタルレジスタを操作することによ
り、可変し、ソフトウエアによりゲインや加算比の変更
がプログラマブルに行うことができるようにする。

【００３３】さらに、サーボ回路を１チップＩＣにより
集積しており、ゲイン変化のための多数の制御線を不要
とする。

【００３４】

【実施例】実施例１．以下、この発明の一実施例を図に
ついて説明する。図１はドラムの制御をするサーボ回路
の一例を示すものであり、図中の１はドラムを示す。こ
のドラム１はモータ２により回転駆動されるようになっ
ている。このドラム１の周面には、周波数発生器３およ
びパルス発生器４を配置し、周波数発生器３からドラム
１の所定角度（たとえば、１５度）毎の回転により、た
とえば、７２０Hzの周波数信号ＦＧを発生させるように
なっているとともに、パルス発生器４からドラム１の回
転毎の回転により、たとえば、３０Hzのパルス信号ＰＧ
を発生させるようになっている。

【００３５】これらの周波数発生器３からの周波数信号
ＦＧおよびパルス発生器４からのパルス信号ＰＧをサー
ボ信号処理ＩＣ５に供給するようになっている。

【００３６】このサーボ信号処理ＩＣ５では、周波数発
生器３から出力される周波数信号ＦＧとパルス発生器４
から出力されるパルス信号ＰＧの立ち上がりまたは立ち
下がりエッジに同期して、サーボ信号処理回路内にある
カウンタ７の値をラッチ回路８によりラッチするように
なっている。このカウンタ７のクロックはクロックジェ
ネレータ６より供給されるようになっている。

【００３７】クロックの周波数は、高ければ高いほど周
波数信号ＦＧ、パルス信号ＰＧの周期測定の精度は上が
るが、カウンタ７のビット数により決まる計測時間は短
くなる。たとえば、カウンタが１７ビット、クロック周
波数が３MHz の場合、測定精度は３３３nsec、計測時間
は４３．７msecである。ラッチ回路８により、ラッチさ
れたカウンタ値はデータバスに乗せられる。

【００３８】周波数信号ＦＧ、パルス信号ＰＧの周期測
定のアルゴリズムについて説明する。周波数信号ＦＧ、
パルス信号ＰＧはラッチ回路８に送られるとともに、割
り込みコントローラ９にも送られる。周波数信号ＦＧ、
パルス信号ＰＧの立ち上がりまたは立ち下がりに同期し
て、ＣＰＵ１０に対して割り込みがかけられる。

【００３９】この割り込みにより、ＣＰＵ１０は処理を
メモリ１９内の割り込みプログラムに移し、ラッチ回路
８にラッチされたカウンタ７のカウント値を読み取り、
メモリ１９に保存している１周期前のカウンタ値との演
算を行い、周波数信号ＦＧ、パルス信号ＰＧの周期を計
測する。割り込み発生とともに、カウンタ７の値を読ま
ずに、ラッチ回路８を介しているのは、割り込みが発生
してから実際の割り込みプログラム起動まで時間がかか
り、また、割り込みプログラム開始からカウンタデータ
を読むまでの時間はプログラムにより変わってしまうた
め、正確な周期測定ができないためである。

【００４０】再生動作時は、計測された周波数信号Ｆ
Ｇ、パルス信号ＰＧの周期から目的とする周期との差を
演算により求め、速度誤差レジスタ１１、位相誤差レジ
スタ１２にそれぞれ格納する。ここでいうレジストと
は、メモリ１９の一部のことであるが、特別な意味をも
つので、特に速度誤差レジスタ１１、位相誤差レジスタ
１２とした。

【００４１】記録動作時は、再生動作時と位相誤差の求
め方が異なる。記録動作時の位相誤差は外部からの垂直
同期信号４４と、前記パルス信号ＰＧとの位相差を求
め、目標とする位相と比較し、位相誤差レジスタに格納
する。これらの速度誤差、位相誤差はそれぞれＤ／Ａ変
換手段としての、Ｄ／Ａ変換器１３，１４に出力され
る。

【００４２】Ｄ／Ａ変換器１３，１４の出力はそれぞれ
第１、第２のゲイン制御器１５，１６内のディジタルレ
ジスタ１５ａ，１６ａによりゲイン調整可能な演算増幅
器１１５ｂ，１６ｂの反転入力端に入力されるようにな
っている。これらの演算増幅器１５ｂ，１６ｂの非反転
入力端には、電源が接続されている。ゲインはあらかじ
め、プログラムにより設定しておく。

【００４３】これらの演算増幅器１５ｂ，１６ｂを通っ
た速度誤差、位相誤差は加算されて、第３のゲイン制御
器１７内の演算増幅器１７ｂの反転入力端に入力される
ようになっており、演算増幅器１７ｂの非反転入力端は
電源に接続されるようになっている。演算増幅器１７ｂ
もディジタルレジスタ１７ａによりゲイン調整可能にな
っている。この演算増幅器１７ｂによりループゲインを
調節し、その結果をサーボ信号処理ＩＣ５から出力す
る。これが駆動手段としてのＭＤＡ１８を介してモータ
２に出力され、サーボ機構が働く。

【００４４】次に、ディジタルレジスタによりゲイン調
整可能な演算増幅器を有するゲイン制御器の第１の実施
例を図２に示し、動作を説明する。速度系誤差のゲイン
調整を例にとると、この図２における１１は速度誤差レ
ジスタ、１３はＤ／Ａ変換器、３０は演算増幅器であ
り、フィードバック抵抗Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６
とゲイン設定レジスタ３１、このゲイン設定レジスタ３
１の状態により、オン、オフするスイッチ回路５０より
なる。

【００４５】ゲイン設定レジスタ３１はデータバスに接
続されており、プログラムにより設定可能である。この
ゲイン設定レジスタ３１により、スイッチ回路５０をオ
ン、オフし、フィードバック抵抗を変化することによ
り、演算増幅器３０のゲインを変化することができる。
この例では、４ビットのゲイン設定レジスタ３１を用い
た例を示している。つまり、１６通りのゲイン変化が可
能であり、８ビットのゲイン設定レジスタを用いると、
２５６通りのゲイン設定が容易にできる。

【００４６】図３にディジタルレジスタにより、ゲイン
調整可能な演算増幅器を有するゲイン制御器の第２の実
施例を示す。前記第１の例のゲイン調整可能な演算増幅
器を有するゲイン制御器との違いは、フィードバック抵
抗Ｒ２〜Ｒ５が直列に接続されている。ゲイン設定レジ
スタ３１により、スイッチ回路５０をオン、オフし、直
列に接続されたフィードバック抵抗のある部分を前記レ
ジスタに対応して短絡することにより、ゲインを変化さ
せることができる。

【００４７】実施例２．図４はＶＴＲにおけるキャプス
タンモータの制御にこの発明を適用した例を示すもので
ある。この図４において、２１はキャプスタン、２はモ
ータであり、このモータ２により、キャプスタン２１を
回転させる。２０はキャプスタン２１により走行される
磁気テープ、５１はコントロール信号発生器である。

【００４８】再生動作時は位相制御に用いるパルスがテ
ープに記録された基準信号ＣＴＬから作られる。記録動
作時は周波数信号ＦＧをソフトウエアで分周して、基準
信号と比較する。サーボ処理回路の動作は実施例１と同
様である。

【００４９】実施例３．図５にこの発明の実施例３の構
成を示す。この図５はマイクロコンピュータを外部にも
つ従来のサーボシステム（ソフトウエアサーボに対し
て、一般にディジタルサーボと呼ばれる）に適応した場
合の例を示す。この図５において、図１と同一符号は同
等の機能を有する。ドラム１の外周に配設した周波数発
生器３からの周波数信号ＦＧにより、サーボ信号ＩＣ５
内のカウンタ７ａにプリセット値４２ａが代入される。
このプリセット値は目的の周波数信号ＦＧの周期でカウ
ンタ７ａが「０」となるような値を代入しておく。

【００５０】したがって、周波数信号ＦＧの周期が目的
の周期よりも長い場合や短い場合、カウンタ値は「０」
とはならず、誤差分だけ、カウンタ値が残ったままラッ
チ回路８ａにラッチされる。ラッチ回路８ａも周波数信
号ＦＧに同期して働く。ラッチ回路８ａにラッチされた
速度誤差はＰＷＭ変換器４１ａでパルス幅変調され、端
子４５ａから出力される。

【００５１】位相系も同様に再生動作時はパルス発生器
４から出力されるパルス信号ＰＧにより、目的のパルス
信号ＰＧの周期でカウンタ値が「０」となるようなプリ
セット値４２ｂがカウンタ７ｂに代入される。パルス信
号ＰＧの周期が目的の周期よりも長い場合や、短い場合
は誤差としてラッチ８ｂにラッチされ、ＰＷＭ変換器４
１ｂを通り、端子４５ｂから出力される。

【００５２】記録動作時は、ビデオの垂直同期信号４４
とパルス信号ＰＧの位相を制御するので、ビデオの垂直
同期信号４４でカウンタ７ｂに目的のプリセット値４２
ｂを代入し、パルス信号ＰＧでカウンタ値をラッチす
る。ラッチされた位相誤差はＰＷＭ変換器４１ｂでパル
ス幅変調され、端子４５ｂから出力される。

【００５３】このようにして得られた速度誤差出力、位
相誤差出力はそれぞれ高域遮断フィルタ４６ａ，４６ｂ
により高域成分をカットし、ディジタルレジスタ１５
ａ，１６ａにより、それぞれゲイン変更可能なゲイン制
御器１５，１６に入力される。このゲイン制御器１５，
１６のディジタルレジスタ１５ａ，１６ａはサーボ信号
処理ＩＣ５の外部にあるマイクロコンピュータ４０によ
り制御される。

【００５４】速度誤差、位相誤差はゲイン制御器１５，
１６によりゲイン調整され、それぞれの誤差を加算後に
ループゲインを制御するゲイン制御器１７に出力され、
ループゲインが加えられ、ＭＤＡ１８を介して、モータ
２に供給され、サーボ制御が行われる。

【００５５】実施例４．図６に速度誤差や位相誤差また
はそれらの加算誤差の出力にディジタルレジスタによ
り、ゲイン調整が可能な演算増幅器を設けた実施例を示
す。この図６において、６０はディジタルフィルタ、１
１は誤差レジスタ、１３はＤ／Ａ変換器、１０はＣＰ
Ｕ、１５はディジタルレジスタ１５ａによりゲイン調整
が可能な演算増幅器１５ｂを含むゲイン制御器である。

【００５６】この図６において、測定された位相誤差は
倍率器６１によりＸ倍され、ディジタルフィルタ６０で
処理され、位相誤差レジスタ１１に結果を代入する。位
相誤差レジスタ１１の値はＤ／Ａ変換器１３でディジタ
ル／アナログ変換され、ディジタルレジスタ１５ａによ
りゲイン調整が可能な演算増幅器１５ｂに入力される。
演算増幅器１５ｂを含むゲイン制御器１５によって、あ
らかじめディジタル計算のために、Ｘ倍してあった倍率
を補正するため、１／Ｘ倍する。

【００５７】これにより、ディジタル演算によるビット
落ちが少なくなり、フィルタ精度が向上する。また、ゲ
イン制御器１５はＣＰＵ１０からの指令により、アナロ
グ的に変化できるので、１／Ｘ倍にするための乗除算計
算時間が不要となり、位相誤差レジスタ１１の値をその
ままの精度で出力できるので、ビット落ちのない高精度
な出力が可能である。誤差入力の小さい場合も同様の方
法で、ゲインＸ倍しておき、出力のディジタルレジスタ
１５ａによりゲイン調整が可能な演算増幅器１５ｂで１
／Ｘ倍に補正することにより、高精度な制御が可能であ
る。

【００５８】

【発明の効果】以上のように、この発明によれば、速度
誤差および位相誤差をＤ／Ａ変換器でアナログ値に変換
し、このアナログ値をディジタルレジスタでゲイン変更
可能な演算増幅器に加えるようにしているので、サーボ
制御のゲイン調整におけるゲインアップ時はＤ／Ａ変換
器の等価的な出力精度の低下、ダイナミックレンジの低
下やオーバフロー処理、乗除算処理等の複雑さをなく
し、ゲインダウン時は計測精度の低下や乗除算処理など
の複雑さをなくすることができる。

【００５９】また、速度誤差と位相誤差を加算後、その
出力をディジタルフィルタによりゲイン変更可能な第３
の演算増幅器に加えるようにすることもできるので、サ
ーボループゲインを容易に高速にプログラマブルに変更
することができるとともに、ゲイン変化、加速演算やル
ープゲイン変化のための処理時間をほとんど有しないた
め、サーボ制御における遅れ要素のない高度な制御系を
構成することができる。

【００６０】さらに、マイクロコンピュータによりゲイ
ン制御器内のディジタルレジスタを制御するようにした
ので、ソフトウエアによりゲインや加算比の変更がプロ
グラマブルにできるので、容易に高速なゲイン変更や加
算比変更を行うことができる。

【００６１】また、サーボ回路を１チップのＩＣに集積
するようにしたので、ゲイン変化のための多数の制御線
が不要となり、それにともなう信頼性も向上するという
効果がある。

【図面の簡単な説明】

【図１】この発明の一実施例によるサーボ制御装置のブ
ロック図である。

【図２】同上実施例におけるゲイン制御器の第１の実施
例の動作説明するためのブロック図である。

【図３】同上実施例におけるゲイン制御器の第２の実施
例のブロック図である。

【図４】この発明の他の実施例によるサーボ制御装置の
ブロック図である。

【図５】この発明のさらに異なる他の実施例によるサー
ボ制御装置のブロック図である。

【図６】この発明のサーボ制御装置におけるゲイン制御
器の他の実施例の構成を示すブロック図である。

【図７】従来のサーボ制御装置のブロック図である。

【図８】従来のサーボ制御装置に適用される位相補償フ
ィルタの回路図である。

【図９】図８の位相補償フィルタのブロック図である。

【図１０】従来のサーボ制御装置に適用される８ビット
の誤差レジスタの説明図である。

【図１１】従来のサーボ制御装置においてゲインを２倍
にするための８ビットの誤差レジスタの説明図である。

【図１２】従来のサーボ制御装置においてゲインを０．
５倍にするための８ビットの誤差レジスタの説明図であ
る。

【符号の説明】

１ドラム２モータ３周波数発生器４パルス発生器５サーボ信号処理ＩＣ６クロックジェネレータ７カウンタ８ラッチ回路９割り込みコントローラ１０ＣＰＵ１１速度誤差レジスタ１２位相誤差レジスタ１３Ｄ／Ａ変換器１４Ｄ／Ａ変換器１５ゲイン制御器１５ａディジタルフィルタ１５ｂ演算増幅器１６ゲイン制御器１６ａディジタルフィルタ１６ｂ演算増幅器１７ゲイン制御器１７ａディジタルフィルタ１７ｂ演算増幅器１８ＭＤＡ（モータ・ドライブ・アンプ）１９メモリ６０ディジタルフィルタ６１倍率器

【手続補正書】

【提出日】平成４年１１月６日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】０００２

【補正方法】変更

【補正内容】

【０００２】

【従来の技術】従来のドラムの制御をするサーボ回路の
一例を図７に示す。この図７中の１はドラムを示す。こ
のドラム１はモータ２により回転駆動されるようになっ
ている。このドラム１の周面には、周波数発生器３およ
びパルス発生器４が配設されている。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】０００９

【補正方法】変更

【補正内容】

【０００９】位相誤差は、再生動作時には、前記周波数
信号ＦＧの処理と同様にＰＧ周期を求め、目的とする周
期との位相差を演算により求め、位相誤差レジスタ１２
に格納する。録画動作時には、端子４８に供給される映
像信号の垂直同期信号４４によりラッチされたカウンタ
値とパルス信号ＰＧによりラッチされたカウンタ値との
差を求め、目的とする位相の値との演算を行い、位相誤
差を求める。位相誤差は図９のようなディジタルフィル
タにより、位相補償を行い、位相誤差レジスタ１２に格
納する。

【手続補正４】

【補正対象書類名】明細書

【補正対象項目名】００１０

【補正方法】変更

【補正内容】

【００１０】次に、位相補償ディジタルフィルタについ
て詳しく述べる。位相補償フィルタはアナログでの図８
のような回路をディジタルフィルタで構成したもので、
図９のようなブロック図となる。この図９において、サ
ンプリング周期、つまり、パルス信号ＰＧの周期毎に計
算が行われる。この図９における１／Ｚは１周期遅延を
表す。ａ，ｂ，ｃは定数であり、図８のＲ（抵抗）、Ｃ
（コンデンサ）のパラメータをＲ１＝３３ｋΩ、Ｒ２＝
４．７ｋΩ、Ｃ＝９４μＦとした時と同等の特性を得た
い場合、ａ＝０．１２９、ｂ＝０．１２１、ｃ＝０．９
９２と、いずれも「１」より小さい値が入る。これらの
定数との乗算の結果において、小数点以下の値が重要な
役割を果す。

【手続補正５】

【補正対象書類名】明細書

【補正対象項目名】００１８

【補正方法】変更

【補正内容】

【００１８】（２）ゲインダウン時たとえば「０．５」ゲインを得たい場合、誤差レジスタ
を１／２倍するので、各ビットを図１２のように、図１
０に対して右へ１ビットシフトすればよい。このとき、
誤差レジスタの最下位ビット「Ｄ０」の情報は失われて
しまう。この最下位ビットは周期測定用のクロックによ
り増減するものであるから、計測の分解能は、等価的に
１／２になる。ゲインをさらに「１／４」，「１／８」
とすると、計測の分解能も「１／４」，「１／８」とな
り、分解能が低下し、良好な制御が行えなくなる。

【手続補正６】

【補正対象書類名】明細書

【補正対象項目名】００３９

【補正方法】変更

【補正内容】

【００３９】この割り込みにより、ＣＰＵ１０は処理を
メモリ１９内の割り込みプログラムに移し、ラッチ回路
８にラッチされたカウンタ７のカウント値を読み取り、
メモリ１９に保存している１周期前のカウンタ値との演
算を行い、周波数信号ＦＧ、パルス信号ＰＧの周期を計
測する。割り込み発生とともに、カウンタ７の値を読ま
ずに、ラッチ回路８を介しているのは、割り込みが発生
してから実際の割り込みプログラム起動まで時間がかか
り、また、割り込みプログラム開始からカウンタデータ
を読むまでの時間はプログラムにより変わってしまうた
め、正確な周期測定ができないことを防ぐためである。

【手続補正７】

【補正対象書類名】明細書

【補正対象項目名】００４２

【補正方法】変更

【補正内容】

【００４２】Ｄ／Ａ変換器１３，１４の出力はそれぞれ
第１、第２のゲイン制御器１５，１６内のディジタルレ
ジスタ１５ａ，１６ａによりゲイン調整可能な演算増幅
器１１５ｂ，１６ｂの反転入力端に入力されるようにな
っている。これらの演算増幅器１５ｂ，１６ｂの非反転
入力端には、基準電位を与える電源が接続されている。
ゲインはあらかじめ、プログラムにより設定しておく。

【手続補正８】

【補正対象書類名】明細書

【補正対象項目名】００４３

【補正方法】変更

【補正内容】

【００４３】これらの演算増幅器１５ｂ，１６ｂを通っ
た速度誤差、位相誤差は加算されて、第３のゲイン制御
器１７内の演算増幅器１７ｂの反転入力端に入力される
ようになっており、演算増幅器１７ｂの非反転入力端は
基準電位を与える電源に接続されるようになっている。
演算増幅器１７ｂもディジタルレジスタ１７ａによりゲ
イン調整可能になっている。この演算増幅器１７ｂによ
りループゲインを調節し、その結果をサーボ信号処理Ｉ
Ｃ５から出力する。これが駆動手段としてのＭＤＡ１８
を介してモータ２に出力され、サーボ機構が働く。

Claims

【特許請求の範囲】

【請求項１】駆動手段によって駆動されるモータによ
り回転される回転機構の回転速度に応じて周波数発生装
置から発生される周波数信号の周期を検出する第１の検
出手段と、上記モータの回転位相を検出する第２の検出
手段と、上記第１の検出手段より得られた周期と基準周
期とにより速度誤差を検出する速度誤差検出手段と、上
記第２の検出手段より得られた位相と基準位相とにより
位相誤差を検出する位相誤差検出手段と、上記速度誤差
と位相誤差をアナログ値に変換するディジタル／アナロ
グ変換手段と、このディジタル／アナログ変換手段で変
換された速度誤差または位相誤差のいずれか一方にディ
ジタルレジスタにより演算増幅器のゲインが変化されか
つ上記速度誤差または位相誤差の他方と出力を加算して
上記駆動手段に供給するゲイン制御器とを備えたサーボ
制御装置。
【請求項２】駆動手段によって駆動されるモータによ
り回転される回転機構の回転速度に応じて周波数発生装
置から発生される周波数信号の周期を検出する第１の検
出手段と、上記モータの回転位相を検出する第２の検出
手段と、上記第１の検出手段より得られた周期と基準周
期とにより速度誤差を検出する速度誤差検出手段と、上
記第２の検出手段より得られた位相と基準位相とにより
位相誤差を検出する位相誤差検出手段と、上記速度誤差
と位相誤差をアナログ値に変換するディジタル／アナロ
グ変換手段と、このディジタル／アナログ変換手段で変
換された速度誤差および位相誤差のそれぞれにディジタ
ルレジスタにより演算増幅器のゲインが変化されかつ出
力を加算して上記駆動手段に供給するゲイン制御器とを
備えたサーボ制御装置。
【請求項３】上記ゲイン制御器は、上記速度誤差およ
び位相誤差の加算出力をディジタルレジスタの操作によ
り演算増幅器のゲインが変化され、かつ出力を上記駆動
手段に供給することを特徴とする請求項１および請求項
２に記載のサーボ制御装置。
【請求項４】上記速度誤差検出装置、上記位相誤差検
出装置、上記ディジタル／アナログ変換手段、上記ディ
ジタルレジスタ、上記演算増幅器、上記ゲイン制御器お
よび上記駆動手段からなるサーボ回路は１チップ集積回
路に集積することを特徴とする請求項１ないし請求項３
に記載のサーボ制御装置。
【請求項５】駆動手段によりモータを駆動し、このモ
ータにより回転機構を回転させ、回転機構の回転速度に
応じて周波数発生装置から発生する周波数信号の周期を
第１の検出手段で検出し、上記モータの回転位相を第２
の検出手段で検出し、第１の検出手段で検出した周期と
基準周期とにより速度誤差検出手段で検出し、上記第２
の検出手段より得られた位相と基準位相とにより位相誤
差検出手段で位相誤差を検出し、アナログ／ディジタル
変換手段により上記速度誤差と位相誤差をアナログ値に
変換し、このアナログ値に変換された速度誤差または位
相誤差のいずれか一方または両方によりマイクロコンピ
ュータがディジタルレジスタを操作して演算増幅器のゲ
インを変化させてゲイン制御器の出力を上記駆動手段に
供給することを特徴とするサーボ制御方法。
【請求項６】上記速度誤差検出装置、上記位相誤差検
出装置、上記ディジタル／アナログ変換手段、上記演算
増幅器および上記駆動手段からなるサーボ回路と上記マ
イクロコンピュータは１チップ集積回路に集積すること
を特徴とする請求項６に記載のサーボ制御方法。