JPH05176581A - モータ速度制御装置 - Google Patents
モータ速度制御装置Info
- Publication number
- JPH05176581A JPH05176581A JP3344688A JP34468891A JPH05176581A JP H05176581 A JPH05176581 A JP H05176581A JP 3344688 A JP3344688 A JP 3344688A JP 34468891 A JP34468891 A JP 34468891A JP H05176581 A JPH05176581 A JP H05176581A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- counter
- output
- motor
- cycle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Direct Current Motors (AREA)
- Control Of Electric Motors In General (AREA)
Abstract
(57)【要約】
【目的】 本発明はＶＴＲやプリンタ等の電子機器に使
用される小型直流モータのモータ速度制御装置に係り、
該速度制御を簡単に行い、周期計測用カウンタがクリア
されたことを検出する手段やクリア回数を管理する特別
なカウンタを用意する必要がないモータ速度制御装置を
提供することを目的とする。 【構成】 フリーランカウンタ６に使用されるカウンタ
はＦＧ信号の出力周期に比べて、極めて周期の長いカウ
ンタであり、このフリーランカウンタ６で計数されたカ
ウントデータをＦＧ信号が出力される毎にラッチ回路４
でラッチし、このラッチデータをＣＰＵ７へ出力するこ
とによりＦＧ信号の周期等によりＰＷＭ信号発生器８へ
ＰＷＭデューティ値を出力し、このＰＷＭデューティ値
に基づいてモータ１の回転速度を制御することにより、
カウンタがクリアされたことを検出する特別な手段や割
り込み処理を省略し、容易にモータの回転速度制御を行
うものである。
用される小型直流モータのモータ速度制御装置に係り、
該速度制御を簡単に行い、周期計測用カウンタがクリア
されたことを検出する手段やクリア回数を管理する特別
なカウンタを用意する必要がないモータ速度制御装置を
提供することを目的とする。 【構成】 フリーランカウンタ６に使用されるカウンタ
はＦＧ信号の出力周期に比べて、極めて周期の長いカウ
ンタであり、このフリーランカウンタ６で計数されたカ
ウントデータをＦＧ信号が出力される毎にラッチ回路４
でラッチし、このラッチデータをＣＰＵ７へ出力するこ
とによりＦＧ信号の周期等によりＰＷＭ信号発生器８へ
ＰＷＭデューティ値を出力し、このＰＷＭデューティ値
に基づいてモータ１の回転速度を制御することにより、
カウンタがクリアされたことを検出する特別な手段や割
り込み処理を省略し、容易にモータの回転速度制御を行
うものである。
Description
【０００１】
【産業上の利用分野】本発明はＶＴＲ（ビデオテープレ
コーダ）やプリンタ等の電子機器に使用される小型直流
モータのモータ速度制御装置に関する。
コーダ）やプリンタ等の電子機器に使用される小型直流
モータのモータ速度制御装置に関する。
【０００２】
【従来の技術】近年、ＶＴＲやプリンタ等の電子機器の
精度が向上し、これらの機器に使用される、例えばヘッ
ドやリール等の回転体の駆動精度は、高性能であること
が要求される。この為、これら回転部分を駆動するモー
タは安定したトルクの供給が必要であると共に、回転速
度の安定性が要求される。そこで従来、モータ速度を一
定に保つ為、所謂ＰＬＬ（位相同期ループ）制御が行わ
れている。すなわち、モータの回転速度を回転検出器で
検出し、この回転検出信号と基準信号との位相差を位相
比較器で比較し、その位相差に基づいてモータの回転速
度を制御することにより、モータの定速性を確保してい
る。
精度が向上し、これらの機器に使用される、例えばヘッ
ドやリール等の回転体の駆動精度は、高性能であること
が要求される。この為、これら回転部分を駆動するモー
タは安定したトルクの供給が必要であると共に、回転速
度の安定性が要求される。そこで従来、モータ速度を一
定に保つ為、所謂ＰＬＬ（位相同期ループ）制御が行わ
れている。すなわち、モータの回転速度を回転検出器で
検出し、この回転検出信号と基準信号との位相差を位相
比較器で比較し、その位相差に基づいてモータの回転速
度を制御することにより、モータの定速性を確保してい
る。
【０００３】近年のＰＬＬ制御では、回転検出信号と基
準信号との位相差をデジタル値により比較処理するため
に、基準周期をカウントするカウンタが使用され、この
カウンタの計数値とモータの回転検出信号との比較処理
を行っている。例えば、単位時間毎に発生するクロック
パルスを“０”〜“１０００”まで計数できるカウンタ
を用意し、このカウンタの最大計数値である“１００
０”を基準周期とし、回転検出信号（ＦＧ信号）が出力
される毎にこの最大計数値から前回カウント値を減算
し、今回のカウント値を加算することでモータの回転周
期を計算する。また、位相は回転検出信号が出力された
時のカウント値から予め設定された位相の基準時点にお
けるカウント値を減算することで計算している。
準信号との位相差をデジタル値により比較処理するため
に、基準周期をカウントするカウンタが使用され、この
カウンタの計数値とモータの回転検出信号との比較処理
を行っている。例えば、単位時間毎に発生するクロック
パルスを“０”〜“１０００”まで計数できるカウンタ
を用意し、このカウンタの最大計数値である“１００
０”を基準周期とし、回転検出信号（ＦＧ信号）が出力
される毎にこの最大計数値から前回カウント値を減算
し、今回のカウント値を加算することでモータの回転周
期を計算する。また、位相は回転検出信号が出力された
時のカウント値から予め設定された位相の基準時点にお
けるカウント値を減算することで計算している。
【０００４】
【従来技術の問題点】しかしながら、上述のような従来
のモータ速度制御装置では、カウンタが基準周期（最大
計数値）を計数する毎にカウント値のクリア処理を必要
とする為、カウンタが基準周期に達したことを検出する
検出手段や、カウンタをクリアする為の手段が必要であ
る。
のモータ速度制御装置では、カウンタが基準周期（最大
計数値）を計数する毎にカウント値のクリア処理を必要
とする為、カウンタが基準周期に達したことを検出する
検出手段や、カウンタをクリアする為の手段が必要であ
る。
【０００５】また、モータの回転に同期して発生する回
転検出信号の周期がカウンタの基準周期より２倍以上に
延びた場合でも、正しい回転速度及び位相情報が測定で
きるよう、カウンタが最大計数値に達する毎に割り込み
を発生させ計数中のカウンタを初期値にクリアするとと
もに割り込み発生回数を計数し、前回の回転検出信号の
出力から次の回転周期の出力までの間に何回のカウンタ
のクリア処理が行われたかを記憶しておく必要があり、
この為のカウンタを別に用意する必要もある。
転検出信号の周期がカウンタの基準周期より２倍以上に
延びた場合でも、正しい回転速度及び位相情報が測定で
きるよう、カウンタが最大計数値に達する毎に割り込み
を発生させ計数中のカウンタを初期値にクリアするとと
もに割り込み発生回数を計数し、前回の回転検出信号の
出力から次の回転周期の出力までの間に何回のカウンタ
のクリア処理が行われたかを記憶しておく必要があり、
この為のカウンタを別に用意する必要もある。
【０００６】
【発明の目的】本発明は上記従来の問題点に鑑み、モー
タの速度制御を簡単に行い、基準周期を検出する手段や
別に特別なカウンタを用意する必要がないモータ速度制
御装置を提供することを目的とする。
タの速度制御を簡単に行い、基準周期を検出する手段や
別に特別なカウンタを用意する必要がないモータ速度制
御装置を提供することを目的とする。
【０００７】
【発明の要点】上記目的は本発明によれば、モータ駆動
回路と、モータの回転に同期したパルス信号を発生する
回転速度信号発生手段と、前記パルス信号の周期に比べ
短期間で計数し、且つ長期間で最終計数値に達した後初
期値に復帰するカウンタ手段と、前記パルス信号の立ち
上がり、又は立ち下がりにおける前記カウンタ手段の計
数値から前記パルス信号の周期及び位相を演算する演算
手段と、前記パルス信号の周期及び位相からＰＷＭ制御
信号を生成する手段とを有し、該ＰＷＭ制御信号に従っ
て前記モータ駆動回路を制御することを特徴とするモー
タ速度制御装置を提供することにより達成される。
回路と、モータの回転に同期したパルス信号を発生する
回転速度信号発生手段と、前記パルス信号の周期に比べ
短期間で計数し、且つ長期間で最終計数値に達した後初
期値に復帰するカウンタ手段と、前記パルス信号の立ち
上がり、又は立ち下がりにおける前記カウンタ手段の計
数値から前記パルス信号の周期及び位相を演算する演算
手段と、前記パルス信号の周期及び位相からＰＷＭ制御
信号を生成する手段とを有し、該ＰＷＭ制御信号に従っ
て前記モータ駆動回路を制御することを特徴とするモー
タ速度制御装置を提供することにより達成される。
【０００８】
【実 施 例】以下、本発明の一実施例について図面を
参照しながら説明する。尚、本実施例のモータ速度制御
装置は、例えばＶＴＲのヘッドモータ、プリンタの駆動
モータ等の回転制御に使用される。
参照しながら説明する。尚、本実施例のモータ速度制御
装置は、例えばＶＴＲのヘッドモータ、プリンタの駆動
モータ等の回転制御に使用される。
【０００９】図１は本実施例のモータ速度制御装置の回
路構成を示す図である。同図において、モータ１は直流
モータであり、モータ駆動回路２から出力される直流電
圧の出力レベルに基づく速度で駆動する。回転速度信号
発生手段としての回転速度検出回路（以下ＦＧという）
３はモータ１の回転軸１ａに取り付けられ、モータ１の
回転速度を検出し、対応する周波数の信号（ＦＧ信号）
を出力する。例えば、このＦＧ信号はモータ１が１回転
する毎に一定数のパルスを含む信号であり、この信号の
周期はモータ１の回転数（回転速度）に対応する。この
ＦＧ信号はラッチ回路４へ出力される。
路構成を示す図である。同図において、モータ１は直流
モータであり、モータ駆動回路２から出力される直流電
圧の出力レベルに基づく速度で駆動する。回転速度信号
発生手段としての回転速度検出回路（以下ＦＧという）
３はモータ１の回転軸１ａに取り付けられ、モータ１の
回転速度を検出し、対応する周波数の信号（ＦＧ信号）
を出力する。例えば、このＦＧ信号はモータ１が１回転
する毎に一定数のパルスを含む信号であり、この信号の
周期はモータ１の回転数（回転速度）に対応する。この
ＦＧ信号はラッチ回路４へ出力される。
【００１０】クロック発生器５は基準クロックを発生す
る回路であり、この基準クロックはフリーランカウンタ
６へ出力される。カウンタ手段としてのフリーランカウ
ンタ６は、クロック発生器５から出力される基準クロッ
クで計数されるバイナリカウンタであり、ＦＧ信号の出
力周期に比べて非常に長期間である例えば“ＦＦＦＦ
（Ｈ）”（（Ｈ）は16進数表記を意味する）を最終計数
値とするカウンタである。このフリーランカウンタ６で
計数したカウントデータはラッチ回路４へ出力される。
ラッチ回路４はフリーランカウンタ６から出力されるカ
ウントデータを、上述のＦＧ信号の出力（具体的には後
述するＦＧ信号の立ち上がり）に同期してラッチする。
また、ラッチ回路４にラッチされたカウントデータはラ
ッチデータとしてＣＰＵ７へ出力される。
る回路であり、この基準クロックはフリーランカウンタ
６へ出力される。カウンタ手段としてのフリーランカウ
ンタ６は、クロック発生器５から出力される基準クロッ
クで計数されるバイナリカウンタであり、ＦＧ信号の出
力周期に比べて非常に長期間である例えば“ＦＦＦＦ
（Ｈ）”（（Ｈ）は16進数表記を意味する）を最終計数
値とするカウンタである。このフリーランカウンタ６で
計数したカウントデータはラッチ回路４へ出力される。
ラッチ回路４はフリーランカウンタ６から出力されるカ
ウントデータを、上述のＦＧ信号の出力（具体的には後
述するＦＧ信号の立ち上がり）に同期してラッチする。
また、ラッチ回路４にラッチされたカウントデータはラ
ッチデータとしてＣＰＵ７へ出力される。
【００１１】一方、演算手段であり、ＰＷＭ制御信号を
生成する手段であるＣＰＵ７はラッチ回路４から出力さ
れるカウントデータに基づき、上述のＦＧ信号の出力周
期、及び位相を演算する。また、この演算結果からＰＷ
Ｍ（パルス幅変調）デューティ値を計算し、このＰＷＭ
デューティ値をＰＷＭ信号発生器８へ出力する。ＰＷＭ
信号発生器８は入力するＰＷＭデューティ値及びクロッ
ク発生器９から出力される基準パルス信号に基づいて整
形されたＰＷＭ信号をモータ駆動回路２へ出力する。モ
ータ駆動回路２は入力するＰＷＭ信号に基づき、対応す
る電圧レベルの信号をモータ１へ出力しモータ１を所定
の速度で回転させる。
生成する手段であるＣＰＵ７はラッチ回路４から出力さ
れるカウントデータに基づき、上述のＦＧ信号の出力周
期、及び位相を演算する。また、この演算結果からＰＷ
Ｍ（パルス幅変調）デューティ値を計算し、このＰＷＭ
デューティ値をＰＷＭ信号発生器８へ出力する。ＰＷＭ
信号発生器８は入力するＰＷＭデューティ値及びクロッ
ク発生器９から出力される基準パルス信号に基づいて整
形されたＰＷＭ信号をモータ駆動回路２へ出力する。モ
ータ駆動回路２は入力するＰＷＭ信号に基づき、対応す
る電圧レベルの信号をモータ１へ出力しモータ１を所定
の速度で回転させる。
【００１２】次に、本実施例のモータ速度制御装置の動
作を説明する。先ず、図２に示すタイムチャートはフリ
ーランカウンタ６で計数するカウントデータがＣＰＵ７
に出力され、ＣＰＵ７で位相データが演算されるまでの
動作を説明するものである。同図に示す基準ＦＧ周期は
基準クロック１０００個の出力時間に対応し、例えばＦ
Ｇ信号の出力周期が基準ＦＧ周期と一致すればモータ１
の回転速度は所定の速度であり、理想的な状態であるこ
とを意味する（但し、理想ＦＧ信号及び理想ＦＧのラッ
チ出力は説明上仮想的に示したもので、この様な信号及
びデータを生成する構成は具備されていない）。
作を説明する。先ず、図２に示すタイムチャートはフリ
ーランカウンタ６で計数するカウントデータがＣＰＵ７
に出力され、ＣＰＵ７で位相データが演算されるまでの
動作を説明するものである。同図に示す基準ＦＧ周期は
基準クロック１０００個の出力時間に対応し、例えばＦ
Ｇ信号の出力周期が基準ＦＧ周期と一致すればモータ１
の回転速度は所定の速度であり、理想的な状態であるこ
とを意味する（但し、理想ＦＧ信号及び理想ＦＧのラッ
チ出力は説明上仮想的に示したもので、この様な信号及
びデータを生成する構成は具備されていない）。
【００１３】フリーランカウンタ６はクロック発生器５
から所定周期毎に出力される基準クロックを計数し、フ
リーランカウンタ６がカウントアップする値（上述の
“ＦＦＦＦ（Ｈ）”）は極めて大きい値である為同図に
直線ａで示す如く、カウントデータは通常一定の増加直
線となる。一方、モータ１の回転速度はＦＧ３により検
出され、前述のＦＧ信号としてラッチ回路４へ出力され
る。例えば、同図に示すｍ番目のＦＧ信号の出力タイミ
ングが丁度カウントデータを４０００回計数したタイミ
ングであるとすると（図２のａ0 ）、この時ラッチ回路
４にカウントデータ“４０００”がラッチされる。
から所定周期毎に出力される基準クロックを計数し、フ
リーランカウンタ６がカウントアップする値（上述の
“ＦＦＦＦ（Ｈ）”）は極めて大きい値である為同図に
直線ａで示す如く、カウントデータは通常一定の増加直
線となる。一方、モータ１の回転速度はＦＧ３により検
出され、前述のＦＧ信号としてラッチ回路４へ出力され
る。例えば、同図に示すｍ番目のＦＧ信号の出力タイミ
ングが丁度カウントデータを４０００回計数したタイミ
ングであるとすると（図２のａ0 ）、この時ラッチ回路
４にカウントデータ“４０００”がラッチされる。
【００１４】このラッチ回路４のラッチデータはＣＰＵ
７に出力され、ＣＰＵ７はこのラッチデータと前回のＦ
Ｇ信号発生時に測定され不図示のメモリに記憶されたカ
ウンタデータとの差からＦＧ信号の出力周期を求め、ま
た、前回のＦＧ信号発生時に求められた位相差データ、
今求められたＦＧ信号の出力周期及び基準ＦＧ周期の値
（Ｔs ）から今回測定時の位相差データを演算する。す
なわち、上述のｍ番目のラッチデータＣm は、“４００
０”であり、前回ＦＧ信号が発生した際のカウントデー
タＣm-1 は“３０００”であるので、現在のＦＧ信号の
出力周期Ｔm は、“Ｃm −Ｃm-1 ＝４０００−３０００
＝１０００”として求められる。更にこの算出値Ｔm と
前回演算により算出された位相差データΦm-1 “０”及
び基準ＦＧ周期の値Ｔs “１０００”とから、今回の位
相差Φm はΦm-1 ＋Ｔn −Ｔs ＝“０＋１０００−１０
００＝０”として求められる。ＣＰＵ７はこの求められ
たＦＧ信号周期及び位相差データを基に一定速度でモー
タを回転するのに必要な電圧に対応するＰＷＭデューテ
ィ値を不図示のＲＯＭ内に記憶された制御定数テーブル
等を参照しながら計算し、計算結果をＰＷＭ信号発生器
８に出力する。
７に出力され、ＣＰＵ７はこのラッチデータと前回のＦ
Ｇ信号発生時に測定され不図示のメモリに記憶されたカ
ウンタデータとの差からＦＧ信号の出力周期を求め、ま
た、前回のＦＧ信号発生時に求められた位相差データ、
今求められたＦＧ信号の出力周期及び基準ＦＧ周期の値
（Ｔs ）から今回測定時の位相差データを演算する。す
なわち、上述のｍ番目のラッチデータＣm は、“４００
０”であり、前回ＦＧ信号が発生した際のカウントデー
タＣm-1 は“３０００”であるので、現在のＦＧ信号の
出力周期Ｔm は、“Ｃm −Ｃm-1 ＝４０００−３０００
＝１０００”として求められる。更にこの算出値Ｔm と
前回演算により算出された位相差データΦm-1 “０”及
び基準ＦＧ周期の値Ｔs “１０００”とから、今回の位
相差Φm はΦm-1 ＋Ｔn −Ｔs ＝“０＋１０００−１０
００＝０”として求められる。ＣＰＵ７はこの求められ
たＦＧ信号周期及び位相差データを基に一定速度でモー
タを回転するのに必要な電圧に対応するＰＷＭデューテ
ィ値を不図示のＲＯＭ内に記憶された制御定数テーブル
等を参照しながら計算し、計算結果をＰＷＭ信号発生器
８に出力する。
【００１５】一方、フリーランカウンタ６は、その後も
クロック発生器５から出力される基準クロックを計数
し、ラッチ回路４には順次更新されるカウントデータが
出力される。この間、ＦＧ３もモータ１の回転速度を検
出し、次にｍ＋１番目のＦＧ信号がラッチ回路４に出力
された時（同図に示すａ１）、ラッチ回路４にラッチさ
れるカウントデータＣm+1 は例えば“４９２０”であ
る。このラッチデータ“４９２０”は上述と同様ＣＰＵ
７に出力される。ＣＰＵ７は今回入力したカウントデー
タＣm+1 とその前に入力したカウントデータＣm “４０
００”との差を計算し、今回のＦＧ信号の周期Ｔm+1 を
Ｃm+1 −Ｃm ＝“４９２０−４０００＝９２０”として
算出し、今回の位相差Φm+1 をΦm ＋Ｔm+1 −Ｔs ＝
“０＋９２０−１０００＝−８０”として算出する。そ
して、上述と同様このＦＧ信号出力周期データ及び位相
差データとを基に一定速度で回転させるための新たなＰ
ＷＭデューティ値を演算する。
クロック発生器５から出力される基準クロックを計数
し、ラッチ回路４には順次更新されるカウントデータが
出力される。この間、ＦＧ３もモータ１の回転速度を検
出し、次にｍ＋１番目のＦＧ信号がラッチ回路４に出力
された時（同図に示すａ１）、ラッチ回路４にラッチさ
れるカウントデータＣm+1 は例えば“４９２０”であ
る。このラッチデータ“４９２０”は上述と同様ＣＰＵ
７に出力される。ＣＰＵ７は今回入力したカウントデー
タＣm+1 とその前に入力したカウントデータＣm “４０
００”との差を計算し、今回のＦＧ信号の周期Ｔm+1 を
Ｃm+1 −Ｃm ＝“４９２０−４０００＝９２０”として
算出し、今回の位相差Φm+1 をΦm ＋Ｔm+1 −Ｔs ＝
“０＋９２０−１０００＝−８０”として算出する。そ
して、上述と同様このＦＧ信号出力周期データ及び位相
差データとを基に一定速度で回転させるための新たなＰ
ＷＭデューティ値を演算する。
【００１６】さらに、次にＦＧ信号が出力される時（同
図に示すａ２）、ラッチ回路４にラッチされたカウント
データＣm+2 “５９６０”がＣＰＵ７に出力される。Ｃ
ＰＵ７は前述と同様に今回のＦＧ信号周期Ｔm+2 をＣ
m+2 −Ｃm+1 ＝“５９６０−４９２０＝１０４０“とし
て算出し、今回の位相差Φm+2 をΦm+1 ＋Ｔm+2 −Ｔs
＝“（−８０）＋１０４０−１０００＝（−４０）”と
して算出する。また、同様にこのＦＧ信号出力周期デー
タ及び位相差データとを基に一定速度で回転させるため
の新たなＰＷＭデューティ値を演算する。この様にして
順次ＦＧ信号が出力された時（ａ３，ａ４，・・・）の
ラッチデータと前回測定したカウンタデータとの差から
ＦＧ信号周期を算出し、このＦＧ信号周期と前回算出し
た位相差データ及び基準ＦＧ周期から位相差データを求
め、これを基にＰＷＭデューティ値を演算する（尚、同
図のａ３に対応するラッチデータＣm+3 は“８１６０”
であり、位相差Φm+3 は“１６０”である）。
図に示すａ２）、ラッチ回路４にラッチされたカウント
データＣm+2 “５９６０”がＣＰＵ７に出力される。Ｃ
ＰＵ７は前述と同様に今回のＦＧ信号周期Ｔm+2 をＣ
m+2 −Ｃm+1 ＝“５９６０−４９２０＝１０４０“とし
て算出し、今回の位相差Φm+2 をΦm+1 ＋Ｔm+2 −Ｔs
＝“（−８０）＋１０４０−１０００＝（−４０）”と
して算出する。また、同様にこのＦＧ信号出力周期デー
タ及び位相差データとを基に一定速度で回転させるため
の新たなＰＷＭデューティ値を演算する。この様にして
順次ＦＧ信号が出力された時（ａ３，ａ４，・・・）の
ラッチデータと前回測定したカウンタデータとの差から
ＦＧ信号周期を算出し、このＦＧ信号周期と前回算出し
た位相差データ及び基準ＦＧ周期から位相差データを求
め、これを基にＰＷＭデューティ値を演算する（尚、同
図のａ３に対応するラッチデータＣm+3 は“８１６０”
であり、位相差Φm+3 は“１６０”である）。
【００１７】上述の様にして演算されたＰＷＭデューテ
ィ値はＰＷＭ信号発生器８へ出力され、ＰＷＭ信号発生
器８はクロック信号発生器９から所定周期毎に出力され
るパルス信号のパルス幅をこのＰＷＭデューティ値に応
じて変化させＰＷＭ信号としてモータ駆動回路２へ出力
する。モータ駆動回路２は入力する信号のパルス幅に従
った電圧レベルの信号をモータ１へ出力する。したがっ
て、例えばタイミングａ０において求められたＦＧ信号
周期は基準ＦＧ周期と一致し位相差も“０”なので、Ｆ
Ｇ信号が出力された上述のタイミングａ０とａ１の間、
ＣＰＵ７はその前のａ０以前の期間と同じ値のＰＷＭデ
ューティ値を出力し、これに対応するＰＷＭ信号により
モータ駆動回路２はその前のａ０以前の期間に出力して
いた電圧レベルと同じ電圧レベルの信号をモータ１へ出
力し、モータ１の回転速度を一定に維持する。また、次
のタイミングａ１での測定ではＦＧ信号周期Ｔm+1 （９
２０）が基準ＦＧ信号周期Ｔs （１０００）より短くな
り位相差Φm+1 も（−８０）と負側にずれていることか
ら、これらの値に基づき算出されるＰＷＭデューティ値
に対応したＰＷＭ信号によりモータ駆動回路２はその前
の期間出力された電圧レベルより低い電圧をモータ１へ
出力し、モータ１の回転速度が基準速度に戻るよう制御
する。以下同様に制御することによりモータ１のＦＧ信
号周期を基準ＦＧ周期に一致するよう制御でき、回転速
度を一定に維持することができる。
ィ値はＰＷＭ信号発生器８へ出力され、ＰＷＭ信号発生
器８はクロック信号発生器９から所定周期毎に出力され
るパルス信号のパルス幅をこのＰＷＭデューティ値に応
じて変化させＰＷＭ信号としてモータ駆動回路２へ出力
する。モータ駆動回路２は入力する信号のパルス幅に従
った電圧レベルの信号をモータ１へ出力する。したがっ
て、例えばタイミングａ０において求められたＦＧ信号
周期は基準ＦＧ周期と一致し位相差も“０”なので、Ｆ
Ｇ信号が出力された上述のタイミングａ０とａ１の間、
ＣＰＵ７はその前のａ０以前の期間と同じ値のＰＷＭデ
ューティ値を出力し、これに対応するＰＷＭ信号により
モータ駆動回路２はその前のａ０以前の期間に出力して
いた電圧レベルと同じ電圧レベルの信号をモータ１へ出
力し、モータ１の回転速度を一定に維持する。また、次
のタイミングａ１での測定ではＦＧ信号周期Ｔm+1 （９
２０）が基準ＦＧ信号周期Ｔs （１０００）より短くな
り位相差Φm+1 も（−８０）と負側にずれていることか
ら、これらの値に基づき算出されるＰＷＭデューティ値
に対応したＰＷＭ信号によりモータ駆動回路２はその前
の期間出力された電圧レベルより低い電圧をモータ１へ
出力し、モータ１の回転速度が基準速度に戻るよう制御
する。以下同様に制御することによりモータ１のＦＧ信
号周期を基準ＦＧ周期に一致するよう制御でき、回転速
度を一定に維持することができる。
【００１８】一方、本実施例のフリーランカウンタ６は
16ビットのバイナリカウンタにより構成されるため、そ
のカウント値は上述の如く“０”から始まって“ＦＦＦ
Ｆ（Ｈ）”まで計数される。したがって、所定周期毎に
発生するクロックにより計数動作を行っても基準ＦＧ周
期（１０００）に比べてはるかに長い期間計数動作を継
続することができ、ＦＧ信号周期の計数中頻繁にカウン
タがリセットされることが無い為、モータが低速回転し
てＦＧ信号周期が多少長くなってしまってもカウンタリ
セットによるカウント処理の継ぎ目を考慮してＦＧ信号
の周期を演算するような複雑な処理を必要としない。ま
た、フリーランカウンタ６は最終値“ＦＦＦＦ（Ｈ）”
までカウントするとバイナリカウンタの特性上次のクロ
ックで“０”に自動的にクリア（リセット）される。図
３はこのことを具体的に説明するタイムチャートであ
り、例えば、「ｎ−１」番目のＦＧ信号が出力されてか
ら「ｎ」番目のＦＧ信号が出力されるまでの間にフリー
ランカウンタ６がクリアされた場合の例である。同図に
示す如く、「ｎ−１」番目のＦＧ信号が出力された時フ
リーランカウンタ６のカウントデータは、例えば“ＦＤ
Ｅ８（Ｈ）”であり、ラッチ回路４には“ＦＤＥ８
（Ｈ）”のデータがラッチされる。仮にフリーランカウ
ンタ６の計数処理が同図に示す特性ａの如く、“ＦＦＦ
Ｆ（Ｈ）”を越えて継続して実行されるものと仮定すれ
ば、「ｎ」番目のＦＧ信号が出力された時カウントデー
タとして“１０２９８（Ｈ）”がラッチされる筈であ
る。したがって、この数値を基にＦＧ信号周期を算出す
ると、“４Ｂ０（Ｈ）”となるが、「ｎ」番目のＦＧ信
号発生時、実際にラッチ回路４にラッチされたカウント
データは直前にカウンタのクリア動作があった為、“２
９８（Ｈ）”となっており、これを基にＦＧ信号周期を
計算すると、“２９８（Ｈ）”−“ＦＤＥ８（Ｈ）”＝
“４Ｂ０（Ｈ）”となり、ＣＰＵ７のスタータスにボロ
ーを発生する。しかし、演算結果の数値としてはこのボ
ローを無視すれば、上述の様に継続的に計数可能な仮想
的カウンタを用いて演算処理した場合の計算結果と全く
同一の結果が得られる。すなわち、ＦＧ信号が負になる
ことはないから、符号なし演算を行っても何等影響はな
い。したがって、ＦＧ信号周期の計数処理途中にカウン
タが最終計数値に達し、カウンタがクリアされて計数処
理が不連続になったとしても、これを検出したり、換算
したりする特別な回路を必要とすることがなく計数処理
を継続できる。
16ビットのバイナリカウンタにより構成されるため、そ
のカウント値は上述の如く“０”から始まって“ＦＦＦ
Ｆ（Ｈ）”まで計数される。したがって、所定周期毎に
発生するクロックにより計数動作を行っても基準ＦＧ周
期（１０００）に比べてはるかに長い期間計数動作を継
続することができ、ＦＧ信号周期の計数中頻繁にカウン
タがリセットされることが無い為、モータが低速回転し
てＦＧ信号周期が多少長くなってしまってもカウンタリ
セットによるカウント処理の継ぎ目を考慮してＦＧ信号
の周期を演算するような複雑な処理を必要としない。ま
た、フリーランカウンタ６は最終値“ＦＦＦＦ（Ｈ）”
までカウントするとバイナリカウンタの特性上次のクロ
ックで“０”に自動的にクリア（リセット）される。図
３はこのことを具体的に説明するタイムチャートであ
り、例えば、「ｎ−１」番目のＦＧ信号が出力されてか
ら「ｎ」番目のＦＧ信号が出力されるまでの間にフリー
ランカウンタ６がクリアされた場合の例である。同図に
示す如く、「ｎ−１」番目のＦＧ信号が出力された時フ
リーランカウンタ６のカウントデータは、例えば“ＦＤ
Ｅ８（Ｈ）”であり、ラッチ回路４には“ＦＤＥ８
（Ｈ）”のデータがラッチされる。仮にフリーランカウ
ンタ６の計数処理が同図に示す特性ａの如く、“ＦＦＦ
Ｆ（Ｈ）”を越えて継続して実行されるものと仮定すれ
ば、「ｎ」番目のＦＧ信号が出力された時カウントデー
タとして“１０２９８（Ｈ）”がラッチされる筈であ
る。したがって、この数値を基にＦＧ信号周期を算出す
ると、“４Ｂ０（Ｈ）”となるが、「ｎ」番目のＦＧ信
号発生時、実際にラッチ回路４にラッチされたカウント
データは直前にカウンタのクリア動作があった為、“２
９８（Ｈ）”となっており、これを基にＦＧ信号周期を
計算すると、“２９８（Ｈ）”−“ＦＤＥ８（Ｈ）”＝
“４Ｂ０（Ｈ）”となり、ＣＰＵ７のスタータスにボロ
ーを発生する。しかし、演算結果の数値としてはこのボ
ローを無視すれば、上述の様に継続的に計数可能な仮想
的カウンタを用いて演算処理した場合の計算結果と全く
同一の結果が得られる。すなわち、ＦＧ信号が負になる
ことはないから、符号なし演算を行っても何等影響はな
い。したがって、ＦＧ信号周期の計数処理途中にカウン
タが最終計数値に達し、カウンタがクリアされて計数処
理が不連続になったとしても、これを検出したり、換算
したりする特別な回路を必要とすることがなく計数処理
を継続できる。
【００１９】以上の如く、本実施例によればフリーラン
カウンタ６を使用するので従来のようなカウンタをクリ
アする毎の特別な手段や割り込み処理は不要となり、Ｃ
ＰＵ７が上述の演算をすることで、モータ１の回転速度
を容易に一定に制御することができる。
カウンタ６を使用するので従来のようなカウンタをクリ
アする毎の特別な手段や割り込み処理は不要となり、Ｃ
ＰＵ７が上述の演算をすることで、モータ１の回転速度
を容易に一定に制御することができる。
【００２０】尚、本実施例ではラッチ回路４やフリーラ
ンカウンタ６をＣＰＵ７と別に設けたが、これらの機能
を内蔵した例えばワンチップマイコン等を使用する構成
としても良い。
ンカウンタ６をＣＰＵ７と別に設けたが、これらの機能
を内蔵した例えばワンチップマイコン等を使用する構成
としても良い。
【００２１】
【発明の効果】以上詳細に説明したように、本発明によ
ればＦＧ信号周期及び位相を計測するのに基準ＦＧ周期
に比して最終計数値の長いカウンタ手段を使用するの
で、ＦＧ信号周期計測用カウンタの計数値がクリアされ
たことを検出する特別な手段や割り込み処理が不要にな
り容易にモータの速度制御を行うことができる。
ればＦＧ信号周期及び位相を計測するのに基準ＦＧ周期
に比して最終計数値の長いカウンタ手段を使用するの
で、ＦＧ信号周期計測用カウンタの計数値がクリアされ
たことを検出する特別な手段や割り込み処理が不要にな
り容易にモータの速度制御を行うことができる。
【００２２】また、カウンタ手段の最終計数値において
も自動的に継続計数値に一致するので、従来のようなカ
ウントアップの回数をカウントする特別なカウンタを容
易する必要がない。
も自動的に継続計数値に一致するので、従来のようなカ
ウントアップの回数をカウントする特別なカウンタを容
易する必要がない。
【図１】一実施例のモータ速度制御装置の回路図であ
る。
る。
【図２】一実施例のモータ速度制御装置の動作を説明す
るタイムチャートである。
るタイムチャートである。
【図３】フリーランカウンタのクリア時の動作を説明す
るタイムチャートである。
るタイムチャートである。
１ モータ ２ モータ駆動回路 ３ ＦＧ ４ ラッチ回路 ５、９ クロック発生器 ６ フリーランカウンタ ７ ＣＰＵ ８ ＰＷＭ信号発生器
Claims (1)
- 【請求項１】 モータ駆動回路と、 モータの回転に同期したパルス信号を発生する回転速度
信号発生手段と、 前記パルス信号の周期に比べ短期間で計数し、且つ長期
間で最終計数値に達した後初期値に復帰するカウンタ手
段と、 前記パルス信号の立ち上がり、又は立ち下がりにおける
前記カウンタ手段の計数値から前記パルス信号の周期及
び位相を演算する演算手段と、 前記パルス信号の周期及び位相からＰＷＭ制御信号を生
成する手段とを有し、 該ＰＷＭ制御信号に従って前記モータ駆動回路を制御す
ることを特徴とするモータ速度制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3344688A JPH05176581A (ja) | 1991-12-26 | 1991-12-26 | モータ速度制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3344688A JPH05176581A (ja) | 1991-12-26 | 1991-12-26 | モータ速度制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05176581A true JPH05176581A (ja) | 1993-07-13 |
Family
ID=18371213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3344688A Pending JPH05176581A (ja) | 1991-12-26 | 1991-12-26 | モータ速度制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05176581A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006505236A (ja) * | 2002-10-29 | 2006-02-09 | セイコーエプソン株式会社 | モーターの回転制御回路、これを駆動源として利用した駆動体 |
| CN117978006A (zh) * | 2024-03-28 | 2024-05-03 | 深圳市锐健电子有限公司 | 一种电机控制系统及方法 |
-
1991
- 1991-12-26 JP JP3344688A patent/JPH05176581A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006505236A (ja) * | 2002-10-29 | 2006-02-09 | セイコーエプソン株式会社 | モーターの回転制御回路、これを駆動源として利用した駆動体 |
| CN117978006A (zh) * | 2024-03-28 | 2024-05-03 | 深圳市锐健电子有限公司 | 一种电机控制系统及方法 |
| CN117978006B (zh) * | 2024-03-28 | 2024-06-04 | 深圳市锐健电子有限公司 | 一种电机控制系统及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960011212B1 (ko) | 서보모터 제어장치 | |
| JPH05176581A (ja) | モータ速度制御装置 | |
| JPH11178380A (ja) | モータ速度制御装置 | |
| JPH1084687A (ja) | 回転モータの絶対角位置算出装置及びこれを適用した速度制御装置 | |
| JP3815238B2 (ja) | モータの回転制御方法 | |
| JP3111798B2 (ja) | 可変速駆動装置 | |
| JP3672674B2 (ja) | モータ制御装置 | |
| JP2670162B2 (ja) | モータの回転速度制御装置 | |
| JPH0837790A (ja) | モータのサーボ制御装置 | |
| JPS5856101A (ja) | デジタルサ−ボ装置 | |
| JP3048816B2 (ja) | 磁気記録再生装置 | |
| JP3364954B2 (ja) | 駆動制御装置 | |
| JP2735324B2 (ja) | モータの回転速度制御装置 | |
| KR940000645B1 (ko) | 비디오 카세트 레코더의 드럼 서보 제어장치 | |
| JPH01218379A (ja) | モータ駆動回路 | |
| KR940005139B1 (ko) | 모터제어장치 및 그 방법 | |
| JPH0412427B2 (ja) | ||
| JP3212285B2 (ja) | モータの回転制御装置 | |
| JPH0972928A (ja) | 回転数計測装置 | |
| JPH01259786A (ja) | 周波数制御回路 | |
| JP2680573B2 (ja) | 自動位相調整装置 | |
| JPH03173382A (ja) | モータ制御装置 | |
| JPS61221808A (ja) | サ−ボ回路 | |
| JPH01270786A (ja) | モータ速度制御装置 | |
| JPS5839292A (ja) | ディジタル方式モ−タ速度制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011225 |