JPH11178380A

JPH11178380A - モータ速度制御装置

Info

Publication number: JPH11178380A
Application number: JP9340447A
Authority: JP
Inventors: Tadashi Imamura; 正今村
Original assignee: NIPPON DENSAN SHINPO KK
Current assignee: NIPPON DENSAN SHINPO KK
Priority date: 1997-12-10
Filing date: 1997-12-10
Publication date: 1999-07-02

Abstract

(57)【要約】【課題】ＤＣモータ又はブラシレスＤＣモータを用い
て、ステッピングモータと同様の機能を実現できる安価
なモータ速度制御装置の提供。【解決手段】モータ３の回転速度を検出し、検出結果
を検出パルス列として出力する速度検出手段４と、速度
検出手段４が出力した検出パルス列及び前記回転速度を
設定指令する為に外部から与えられた設定パルス列を同
期させるべくモータ３の回転速度を調節する為の信号
を、モータ３を回転駆動する駆動手段２に与える調節回
路１とを備える速度制御装置。調節回路１は、設定パル
ス列と検出パルス列との周波数の誤差の正負及び絶対値
を検出する誤差パルス回路（図示せず）と、誤差パルス
回路が検出した正負及び絶対値に基づくパルス信号を出
力する為のチャージポンプ回路１０と、チャージポンプ
回路１０が出力したパルス信号を平滑し、駆動手段２に
与えるローパスフィルタ１８とを備えている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、モータの回転速度
を加減速制御するモータ速度制御装置の改良に関するも
のである。

【０００２】

【従来の技術】図１６に示すような、モータ３を回転駆
動するモータ駆動手段５６と、モータ３の回転速度を検
出し、検出結果を検出パルス列として出力する速度検出
手段４と、速度検出手段４が出力した検出パルス列及び
モータ３の回転速度を設定指令する為に外部から与えら
れた設定パルス列が同期すべく、モータ３の回転速度を
調節する為の信号をモータ駆動手段５６に与える調節手
段５５とを備えるモータ速度制御装置の従来例として
は、特開平５−１５１８２号公報にモータの速度制御装
置が開示されている。

【０００３】このモータの速度制御装置は、調節手段５
５として、設定パルス列及び検出パルス列から速度誤差
を示す信号を出力する速度誤差信号発生器と、速度誤差
を示す信号に基づき、正又は負の電流を出力するチャー
ジポンプ回路と、その電流を平滑してモータ駆動手段に
与える積分器と、加減速時に積分器が飽和し応答遅れと
なることを防止する為のクランプ回路とを備えており、
速やかに一定速度になるように構成されている。

【０００４】モータの速度を制御する技術としては、こ
のモータの速度制御装置のように、設定パルス列及び検
出パルス列から速度誤差を示す信号を作成する場合に、
それぞれの１周期の時間差を求めることが多用されてい
る。この技術は、それぞれの１パルスにより、速度誤差
を示す信号を得ることができるので、短時間による速度
計測／信号作成が可能である。しかし、このように、１
パルスの周期を計測して速度誤差を求めた場合、特開平
８−２６６０７８号公報において指摘されているよう
に、モータの回転数に応じてループゲインが変化し、安
定した速度制御が難しい問題がある。

【０００５】従って、特開平５−１５１８２号公報に開
示されたモータの速度制御装置では、クランプ回路によ
り速やかに一定速度となるように改善されてはいるが、
これは特定の回転速度を前提とした場合であって、回転
速度を変更する場合には、特開平８−２６６０７８号公
報に開示されているように、ゲインを切り換える必要が
あった。

【０００６】また、近年の応用技術では、速やかに回転
速度を変更するのみでなく、回転速度を変更しながら、
設定パルス列に正確に追従することも要求されている
が、これは、設定パルス列により設定される回転速度が
逐次変化することであり、上述したような、１パルスの
周期から速度誤差を求める技術では、対応することがで
きなかった。

【０００７】一方、１パルスの周期から速度誤差を求め
るのではなく、設定パルス列及び検出パルス列の各周波
数の差に基づいて、モータの速度を制御し、制御系のレ
スポンスを改善する技術が特開平９−２５４２０８号公
報に開示されている。この技術は、例えば、図１７に示
すようなモータ速度制御装置により説明することができ
る。このモータ速度制御装置は、モータ３を回転駆動す
るモータ駆動手段６０と、モータ３の回転速度を検出
し、検出結果を検出パルス列として出力する速度検出手
段４（ロータリエンコーダ）と、速度検出手段４が出力
した検出パルス列及びモータ３の回転速度を設定指令す
る為に外部から与えられた設定パルス列を、それぞれア
ナログ信号に変換する周波数／電圧変換器６１，５７
と、変換されたこれらのアナログ信号からその差信号を
演算する減算手段５８と、その差信号を増幅して出力す
る増幅器５９とを備え、モータ駆動手段６０は、その増
幅された差信号が減少するように、モータ３を回転駆動
する。

【０００８】また、設定パルス列及び検出パルス列の各
周波数の差に基づいて、モータの速度を制御する従来の
モータ速度制御装置としては、図１８，１９に示したよ
うなものが存在する。図１８に示したモータ速度制御装
置は、モータ３を回転駆動するモータ駆動手段６０と、
モータ３の回転速度を検出し、検出結果を検出パルス列
として出力する速度検出手段４（ロータリエンコーダ）
と、速度検出手段４が出力した検出パルス列及びモータ
３の回転速度を設定指令する為に外部から与えられた設
定パルス列を、それぞれ計数するカウンタ６５，６２
と、計数されたこれらの計数値を処理し、その処理結果
を示す信号を、Ｄ／Ａ変換器６４によりＤ／Ａ変換して
モータ駆動手段６０に与えるＣＰＵ６３とを備え、モー
タ駆動手段６０は、その処理結果を示す信号に応じて、
モータ３を回転駆動する。

【０００９】図１９に示したモータ速度制御装置は、モ
ータ３を回転駆動する為のスイッチング手段６７と、モ
ータ３の回転速度を検出し、検出結果を検出パルス列と
して出力する速度検出手段４（ロータリエンコーダ）
と、速度検出手段４が出力した検出パルス列及びモータ
３の回転速度を設定指令する為に外部から与えられた設
定パルス列を、それぞれ計数するカウンタ６２，６５
と、計数されたこれらの計数値を処理し、その処理結果
に基づいて、スイッチング手段６７をオン／オフ制御す
るＣＰＵ６６とを備えている。

【００１０】

【発明が解決しようとする課題】上述した図１７に示す
モータ速度制御装置では、周波数／電圧変換器６１，５
７のゲインを一致させる必要があるが、これらのゲイン
は温度により変化するのでバランスが崩れ易く、設定回
転速度が温度に依存して変化する問題がある。また、周
波数／電圧変換器６１，５７も時定数を有するので、制
御精度及び応答性を調節する為の増幅器５９の時定数が
制限される問題がある。図１８に示すモータ速度制御装
置では、高価なＣＰＵ６３及びＤ／Ａ変換器６４を使用
するので、部品コストが増加する問題がある。図１９に
示すモータ速度制御装置では、高価なＣＰＵ６３を使用
するので、部品コストが増加する問題がある。

【００１１】上述したように、近年の応用技術では、速
やかに回転速度を変更するのみでなく、回転速度を変更
しながら、設定パルス列に正確に追従し、また、定速時
にはＰＬＬ（Phase Locked Loop ）を構成し、その位相
のロック位置が設定パルスと一致するような、ステッピ
ングモータと同様の機能が要求されている。

【００１２】一方、ステッピングモータは、応答性は良
いが、電源が大型化して、部品コストが増加する問題、
及び低速度時には、ステップ動作による角速度変動が無
視できない問題がある。本発明は、上述したような事情
に鑑みてなされたものであり、角速度変動が無視できる
ＤＣモータ又はブラシレスＤＣモータを用いて、ステッ
ピングモータと同様の機能を実現できる安価なモータ速
度制御装置を提供することを目的とする。

【００１３】

【課題を解決するための手段】第１発明に係るモータ速
度制御装置は、モータの回転速度を検出し、検出結果を
検出パルス列として出力する速度検出手段と、該速度検
出手段が出力した検出パルス列及び前記回転速度を設定
指令する為に外部から与えられた設定パルス列を同期さ
せるべく前記モータの回転速度を調節する為の信号を、
前記モータを回転駆動する駆動手段に与える調節回路と
を備えるモータ速度制御装置において、前記調節回路
は、前記設定パルス列と前記検出パルス列との周波数の
誤差の正負及び絶対値を検出する誤差パルス回路と、該
誤差パルス回路が検出した正負及び絶対値に基づくパル
ス信号を出力する為の第１チャージポンプ回路と、第１
チャージポンプ回路が出力したパルス信号を平滑し、前
記調節する為の信号として前記駆動手段に与えるローパ
スフィルタとを備えることを特徴とする。

【００１４】このモータ速度制御装置では、速度検出手
段がモータの回転速度を検出して、その検出結果を検出
パルス列として出力し、調節回路は、検出パルス列及び
設定パルス列を同期させるべくモータの回転速度を調節
する為の信号を駆動手段に与える。調節回路は、誤差パ
ルス回路が設定パルス列と検出パルス列との周波数の誤
差の正負及び絶対値を検出し、第１チャージポンプ回路
が、その検出した正負及び絶対値に基づくパルス信号を
出力し、ローパスフィルタが、その出力したパルス信号
を平滑し、モータの回転速度を調節する為の信号とし
て、モータを駆動する駆動手段に与える。これにより、
角速度変動が無視できるＤＣモータ又はブラシレスＤＣ
モータを用いて、ステッピングモータと同様の機能を実
現できるモータ速度制御装置を、高価なＣＰＵ及びＤ／
Ａ変換器等を使用せずに安価に提供することができる。

【００１５】第２発明に係るモータ速度制御装置は、前
記調節回路は、前記設定パルス列及び前記検出パルス列
の各累積パルス数の差を計数する計数回路と、該計数回
路が計数したパルス数の差に基づくパルス数を前記誤差
パルス回路に入力する入力手段とを更に備え、前記誤差
パルス回路は、該入力手段が入力したパルス数を前記誤
差に加算することを特徴とする。

【００１６】このモータ速度制御装置では、調節回路
は、計数回路が設定パルス列及び検出パルス列の各累積
パルス数の差を計数し、入力手段が、その計数したパル
ス数の差に基づくパルス数を誤差パルス回路に入力す
る。誤差パルス回路は、その入力したパルス数を設定パ
ルス列と検出パルス列との周波数の誤差に加算する。こ
れにより、角速度変動が無視できるＤＣモータ又はブラ
シレスＤＣモータを用いて、設定パルス列のパルス単位
でモータの回転角度を制御することができ、ステッピン
グモータと同様の機能を実現できるモータ速度制御装置
を、高価なＣＰＵ及びＤ／Ａ変換器等を使用せずに安価
に提供することができる。

【００１７】第３発明に係るモータ速度制御装置は、前
記調節回路は、前記設定パルス列と前記検出パルス列と
の周期差を検出する周期差検出回路と、該周期差検出回
路が検出した周期差に基づくパルス信号を出力する為の
第２チャージポンプ回路と、前記設定パルス列と前記検
出パルス列との位相差を検出する位相差検出回路と、該
位相差検出回路が検出した位相差に基づくパルス信号を
出力する為の第３チャージポンプ回路と、前記モータの
回転速度を加速又は減速するときは、第１チャージポン
プ回路を有効とし、前記モータの回転速度を定速とする
ときは、第２チャージポンプ回路及び第３チャージポン
プ回路を有効として切り換えを行う切換手段とを更に備
え、前記モータの回転速度を前記位相差が減少すべく調
節する為の信号を前記駆動手段に与えることを特徴とす
る。

【００１８】このモータ速度制御装置では、調節回路
は、周期差検出回路が設定パルス列と検出パルス列との
周期差を検出し、第２チャージポンプ回路がその検出し
た周期差に基づくパルス信号を出力する。位相差検出回
路が設定パルス列と検出パルス列との位相差を検出し、
第３チャージポンプ回路がその検出した位相差に基づく
パルス信号を出力する。切換手段が、モータの回転速度
を加速又は減速するときは、第１チャージポンプ回路を
有効とし、モータの回転速度を定速とするときは、第２
チャージポンプ回路及び第３チャージポンプ回路を有効
として切り換えを行い、モータの回転速度を、設定パル
ス列と検出パルス列との位相差を減少すべく調節する為
の信号を駆動手段に与える。

【００１９】これにより、モータの回転速度を加速又は
減速するときは、誤差パルス回路による設定パルス列と
検出パルス列との周波数差に基づく速度制御を行うこと
ができ、モータの回転速度を定速とするときは、ＰＬＬ
による設定パルス列と検出パルス列との位相差に基づく
速度制御を行うことができるので、角速度変動が無視で
きるＤＣモータ又はブラシレスＤＣモータを用いて、設
定パルス列のパルス単位でモータの回転角度を制御する
ことができ、ステッピングモータと同様の機能を実現で
きるモータ速度制御装置を、高価なＣＰＵ及びＤ／Ａ変
換器等を使用せずに安価に提供することができる。

【００２０】第４発明に係るモータ速度制御装置は、前
記調節回路は、前記計数回路が計数したパルス数が所定
値であるときに信号を出力するデコード回路を更に備
え、前記位相差検出回路は、該デコード回路が信号を出
力したときに有効となることを特徴とする。

【００２１】このモータ速度制御装置では、調節回路
は、デコード回路が、計数回路が計数したパルス数が所
定値であるときに信号を出力し、位相差検出回路は、デ
コード回路がその信号を出力したときに有効となる。こ
れにより、設定パルス列及び検出パルス列が、位相差０
を含む略所定の位相差で同期しているときのみ、ＰＬＬ
による位相差に基づく速度制御が機能するので、設定パ
ルス列及び検出パルス列がかけ離れているときのＰＬＬ
の不安定な動作を排除でき、角速度変動が無視できるＤ
Ｃモータ又はブラシレスＤＣモータを用いて、設定パル
ス列のパルス単位でモータの同期位置及び回転角度を制
御することができ、ステッピングモータと同様の機能を
実現できるモータ速度制御装置を、高価なＣＰＵ及びＤ
／Ａ変換器等を使用せずに安価に提供することができ
る。

【００２２】第５発明に係るモータ速度制御装置は、前
記判定回路は、前記計数回路が計数したパルス数が所定
値であると判定したときに信号を出力するデコード回路
であることを特徴とする。

【００２３】このモータ速度制御装置では、判定回路
は、計数回路が計数したパルス数が所定値であると判定
したときに信号を出力するデコード回路であるので、設
定パルス列及び検出パルス列の位相差と所定のパルス数
分の位相差との差が減少し、ＰＬＬ制御による同期化が
可能となる時点で、ＰＬＬを構成し、ＤＣモータ又はブ
ラシレスＤＣモータを用いて、ステッピングモータと同
様の機能を実現することができる。

【００２４】第６発明に係るモータ速度制御装置は、前
記判定回路は、前記計数回路が計数したパルス数が、前
記位相差検出回路、前記チャージポンプ回路、前記ロー
パスフィルタ、前記駆動手段、前記モータ及び前記速度
検出手段がフェーズロックド回路を形成すべき値である
ときに前記信号を出力し、前記パルス数がフェーズロッ
クド回路を形成すべき値でないときに前記信号を出力し
ないことを特徴とする。

【００２５】このモータ速度制御装置では、判定回路
は、計数回路が計数したパルス数が、位相差検出回路、
チャージポンプ回路、ローパスフィルタ、駆動手段、モ
ータ及び速度検出手段がフェーズロックド回路を形成す
べき値であるときに信号を出力し、計数回路が計数した
パルス数がフェーズロックド回路を形成すべき値でない
ときに信号を出力しない。従って、計数回路が計数した
パルス数がフェーズロックド回路を形成すべき値でない
ときに、フェーズロックド回路を形成しようとして、動
作が不安定になることが無い。

【００２６】第７発明に係るモータ速度制御装置は、前
記設定パルス列及び前記検出パルス列の何れかをｍ倍
（ｍは自然数）に分周又は逓倍し、同期させるべき対象
である一方のパルス列として前記調節回路に与える分周
回路又は逓倍回路を更に備えることを特徴とする。

【００２７】このモータ速度制御装置では、分周回路又
は逓倍回路が、設定パルス列及び検出パルス列の何れか
をｍ倍に分周又は逓倍し、同期させるべき対象である一
方のパルス列として調節回路に与えるので、設定パルス
列の使用できる周波数の範囲が広くなる。

【００２８】第８発明に係るモータ速度制御装置は、前
記判定回路が信号を出力したときにリセットされ、前記
計数回路が前記差を計数する対象である両パルス列をそ
れぞれｎ倍（ｎは自然数）に分周する２つの分周手段を
更に備え、前記位相差検出回路は、前記両パルス列に代
えて、前記２つの分周手段がそれぞれ分周したパルス列
の位相差を検出することを特徴とする。

【００２９】このモータ速度制御装置では、２つの分周
手段が、判定回路が信号を出力したときにリセットさ
れ、計数回路が累積パルス数の差を計数する対象である
両パルス列をそれぞれｎ倍に分周し、位相差検出回路
は、その両パルス列に代えて、２つの分周手段がそれぞ
れ分周したパルス列の位相差を検出する。これにより、
検出パルス列のパルス毎の誤差の割合に比べて、分周手
段が分周したパルス列のパルス毎の誤差の割合が小さく
なり、ＰＬＬを構成し易くなる。

【００３０】

【発明の実施の形態】以下に、本発明をその実施の形態
を示す図面に基づいて説明する。実施の形態１．図１は、第１〜４発明に係るモータ速度
制御装置の実施の形態の構成を示すブロック図である。
このモータ速度制御装置は、ＤＣモータ又はブラシレス
ＤＣモータであるモータ３を回転駆動するモータ駆動手
段であり、トルク可変機能を有するトルク可変手段２
と、モータ３の回転速度を検出し、検出結果を検出パル
ス列として出力する速度検出手段４と、速度検出手段４
が出力した検出パルス列及びモータ３の回転速度を設定
指令する為に外部から与えられた設定パルス列が同期す
べく、モータ３の回転速度を調節する為の信号を出力す
る調節回路１とを備えている。

【００３１】このモータ速度制御装置は、また、調節回
路１が出力した回転速度を調節する為の信号が反転入力
端子に入力され、非反転入力端子に２．５Ｖの直流定電
圧が印加され、コンデンサ１７及び抵抗１６の直列回路
により負帰還がかけられ、出力をトルク可変手段２に与
えるオペアンプ１８ａであるローパスフィルタ（積分回
路）１８を備えている。調節回路１は、検出パルス列と
設定パルス列との偏差レベルにそれぞれ対応するチャー
ジポンプ回路１０，１１，１２を有しており、チャージ
ポンプ回路１０，１１，１２の各出力は、ループゲイン
を決定する為に、それぞれ抵抗１３，１４，１５を通じ
て、ローパスフィルタ１８に入力される。

【００３２】このような構成のモータ速度制御装置は、
調節回路１が、設定パルス列及び検出パルス列の始動時
又は所定の時点からの各累積パルス数の差を無くすよう
に、また、設定パルス列及び検出パルス列の周期を一致
させるように、また、設定パルス列及び検出パルス列の
位相を一致させるように、それぞれの偏差レベルに対応
するチャージポンプ回路１０，１１，１２が、パルス信
号を出力する。チャージポンプ回路１０，１１，１２の
各出力は、それぞれの効果を発揮するときに、ローパス
フィルタ１８に入力されるように切り換えられ、平滑さ
れてトルク可変手段２に与えられる。ローパスフィルタ
１８の出力は、モータ３の回転速度を加速する加速信号
の最大側が例えば０Ｖ、減速する減速信号の最大側が例
えば５Ｖとなる。

【００３３】図２は、調節回路１の構成例を示すブロッ
ク図である。調節回路１は、数ＭＨｚ以上の充分高い周
波数で発振する水晶発振子１９と、水晶発振子１９が出
力するクロックＣＬＫを数１０ｋＨｚ程度（１／Ｎ）に
分周してキャリアパルスとして出力する分周器２０と、
分周器２０が出力したキャリアパルスを数ｋＨｚ程度
（１／ｎ）に分周してインタバル信号として出力する分
周器２１と、インタバル信号がＬＤ（ロード）端子に、
設定パルス列がＵＰ（アップ）端子に、検出パルスがＤ
ＷＮ（ダウン）端子にそれぞれ与えられ、初期値設定端
子Ｄ₀〜Ｄ_nを備え、クロックＣＬＫに同期して作動す
るシンクロナスタイプのバイナリアップダウンカウンタ
２５とを備えている。

【００３４】調節回路１は、また、インタバル信号がＣ
Ｅ（カウントイネーブル）端子に与えられ、アップダウ
ンカウンタ２５の出力端子Ｑ₀〜Ｑ_nのＭＳＢ（Ｑ_n）
がＤ（データ）端子に接続され、クロックＣＬＫに同期
して作動するＤフリップフロップ２６と、インタバル信
号がＬＤ端子に、キャリアパルスがＣＥ端子にそれぞれ
与えられ、Ｄフリップフロップ２６の出力端子ＱがＵ／
Ｄ（アップ／ダウン切換）端子に、アップダウンカウン
タ２５の出力端子Ｑ₀〜Ｑ_n-1が初期値設定端子Ｄ₀〜
Ｄ_n-1にそれぞれ接続され、クロックＣＬＫに同期して
作動するシンクロナスタイプのバイナリアップダウンカ
ウンタ２７と、アップダウンカウンタ２７の出力端子Ｑ
₀〜Ｑ_n-1の全出力信号がＬレベル（計数値＝０）のと
き、Ｈレベル信号を出力するデコード回路２８とを備え
ている。

【００３５】調節回路１は、また、インタバル信号がＣ
Ｅ端子に与えられ、Ｈレベル信号が常にＤ端子に与えら
れ、デコード回路２８の出力端子がＲＥＳ（リセット）
端子に接続され、クロックＣＬＫに同期して作動するＤ
フリップフロップ２９と、Ｄフリップフロップ２６の出
力端子Ｑが入力端子に接続されたインバータ３１と、Ｄ
フリップフロップ２９の出力端子Ｑが一方の入力端子に
接続され、他方の入力端子に、モータ３の回転速度を加
速又は減速するとき及び回転速度を定速とするときの切
り換えを行う為の追従有効信号が与えられたＡＮＤゲー
ト３０と、インバータ３１の出力が入力端子に与えら
れ、出力端子に抵抗１３が接続され、ＡＮＤゲート３０
の出力がＥ（イネーブル）端子に与えられたトライステ
ートバッファであるチャージポンプ回路１０とを備えて
いる（第１発明）。

【００３６】調節回路１は、また、設定パルス列が入力
されるインバータ２２と、インバータ２２の出力がＵＰ
端子に、検出パルスがＤＷＮ端子にそれぞれ与えられ、
出力端子Ｑ₀〜Ｑ_nがアップダウンカウンタ２５の初期
値設定端子Ｄ₀〜Ｄ_nにそれぞれ接続され、クロックＣ
ＬＫに同期して作動するシンクロナスタイプのバイナリ
アップダウンカウンタ２３とを備えている（第２発
明）。

【００３７】調節回路１は、また、設定パルス列を逓倍
し計数用クロックを作成する計数クロック回路３４と、
設定パルス列及び検出パルス列がそれぞれ与えられ、計
数クロック回路３４から計数用クロックが与えられる周
期差検出回路３２と、周期差検出回路３２からイネーブ
ル信号が一方の入力端子に接続され、他方の入力端子
に、モータ３の回転速度を加速又は減速するとき及び回
転速度を定速とするときの切り換えを行う為の追従有効
信号の反転信号が与えられるＡＮＤゲート３５と、周期
差検出回路３２が出力する周期差の正負を示すＨ／Ｌレ
ベル信号が入力端子に与えられ、出力端子に抵抗１４が
接続され、ＡＮＤゲート３５の出力がＥ端子に与えられ
たトライステートバッファであるチャージポンプ回路１
１とを備えている。

【００３８】調節回路１は、また、アップダウンカウン
タ２３の出力端子Ｑ₀〜Ｑ_n-1の全出力信号がＬレベル
（計数値＝０）のとき、Ｈレベル信号を出力するデコー
ド回路２４と、デコード回路２４の出力が与えられ（第
４発明）、アップダウンカウンタ２３の出力端子Ｑ₀〜
Ｑ_nのＭＳＢ（Ｑ_n）の出力、設定パルス列及び検出パ
ルス列がそれぞれ与えられる位相差検出回路３３と、位
相差検出回路３３が出力するイネーブル信号が一方の入
力端子に接続され、他方の入力端子に、モータ３の回転
速度を加速又は減速するとき及び回転速度を定速とする
ときの切り換えを行う為の追従有効信号の反転信号が与
えられるＡＮＤゲート３６と、位相差検出回路３３が出
力する位相差の正負を示すＨ／Ｌレベル信号が入力端子
に与えられ、出力端子に抵抗１５が接続され、ＡＮＤゲ
ート３６の出力がＥ端子に与えられたトライステートバ
ッファであるチャージポンプ回路１２とを備えている
（第３発明）。

【００３９】位相差検出回路３３は、検出した位相差の
時間だけイネーブル信号を出力する。アップダウンカウ
ンタ２３は、設定パルス列及び検出パルス列の各累積パ
ルス数の差を計数する計数回路である。アップダウンカ
ウンタ２５、Ｄフリップフロップ２６，２９、アップダ
ウンカウンタ２７、デコード回路２８及びインバータ３
１は誤差パルス回路を構成している。

【００４０】尚、上述した構成では、アップダウンカウ
ンタ２３の計数値が０のとき、Ｈレベル信号を出力する
デコード回路２４を備えているが、デコード回路２４に
代えて、図３に示すように、アップダウンカウンタ２３
出力端子Ｑ₀〜Ｑ_nが、入力端子Ａ₀〜Ａ_nにそれぞれ
接続され、設定値端子Ｂ₀〜Ｂ_nに設定手段２４ｂの出
力端子Ｄ₀〜Ｄ_nがそれぞれ接続されたマグニチュード
コンパレータであるデコード回路２４ａを備えても良
い。

【００４１】この場合、設定手段２４ｂが設定した設定
値Ｂと、アップダウンカウンタ２３が出力した計数値Ａ
の大小が比較され、Ａ＝Ｂ，Ａ＞Ｂ，Ａ＜Ｂに応じた信
号が位相差検出回路３３に与えられる。Ａ＝Ｂのときに
位相差検出回路３３が有効となれば、設定パルス列と所
定の設定値Ｂのパルス数に応じた位相差で速度制御を行
うことができる。設定値Ｂ＝０のときは、上述したデコ
ード回路２４と同様、略位相差０で速度制御を行うこと
ができる。

【００４２】また、図４に示すように、アップダウンカ
ウンタ２３に代えて、初期値設定端子Ｄ₀〜Ｄ_nを備え
たアップダウンカウンタ２３ａを備え、アップダウンカ
ウンタ２３ａの出力端子Ｑ₀〜Ｑ_nの全出力信号がＬレ
ベル（計数値＝０）のときに、デコード回路２４がＨレ
ベル信号を位相差検出回路３３に与えるようにし、アッ
プダウンカウンタ２３ａの出力端子Ｑ₀〜Ｑ_nのＭＳＢ
（Ｑ_n）の出力を位相差検出回路３３に与える構成にし
ても良い。

【００４３】この場合、アップダウンカウンタ２３ａ
は、初期値設定端子Ｄ₀〜Ｄ_nに設定された設定値Ｄだ
け、設定パルス列のパルス数が加算され、検出パルス列
が設定パルス列より設定値Ｄのパルス数だけ進んだ位相
差で速度制御を行うことができる。設定値Ｄ＝０のとき
は、上述したアップダウンカウンタ２３及びデコード回
路２４の構成と同様、略位相差０で速度制御を行うこと
ができる。

【００４４】以下に、アップダウンカウンタ２３及び誤
差パルス回路の動作を説明する。アップダウンカウンタ
２３は、設定パルスの立ち下がり／検出パルス立ち上が
りのそれぞれのエッジでクロックＣＬＫに同期してカウ
ント／カウントダウンし、始動時又は所定の時点からの
各累積パルス数の差を計数して、設定パルス数の方が多
いときは、正側に積算されて行き、検出パルス数の方が
多いときは、減算されて行き、計数値が負になることも
ある。

【００４５】アップダウンカウンタ２３の計数値が正で
あるときは、設定パルスが示すモータ３の回転量に対し
て、実際の回転量が少なく、検出パルス列が遅れている
ときであるので、その計数値の比例量がインタバル信号
毎にアップダウンカウンタ２５の初期値として与えら
れ、インタバル信号毎のアップダウンカウンタ２５の計
数値に加算される。従って、アップダウンカウンタ２３
の計数値が大きければ、それだけ誤差パルス回路の計数
値も大きくなり、モータ３の回転速度を加速する側へ制
御され、逆に、アップダウンカウンタ２３の計数値が負
になれば、誤差パルス回路の計数値も負となり、モータ
３の回転速度を減速する側へ制御される。

【００４６】図５は、アップダウンカウンタ２５の真理
値表であり、アップダウンカウンタ２５は、設定パルス
／検出パルスのそれぞれのエッジでクロックＣＬＫに同
期してカウント／カウントダウンされる。アップダウン
カウンタ２５は、インタバル信号が与えられる都度、ア
ップダウンカウンタ２３の計数値を初期値として与えら
れ計数を開始すると共に、その直前のインタバル（計数
期間）で計数した計数値をアップダウンカウンタ２７に
与える。

【００４７】図６は、アップダウンカウンタ２７の真理
値表であり、アップダウンカウンタ２７は、Ｕ／Ｄバー
端子のＨレベル／Ｌレベルに従って、ＣＥ端子に与えら
れるキャリアパルスの立ち上がりをクロックＣＬＫに同
期してカウント／カウントダウンする。アップダウンカ
ウンタ２７は、インタバル信号が与えられる都度、アッ
プダウンカウンタ２５の計数値を初期値として与えられ
る。

【００４８】Ｄフリップフロップ２９は、インタバル信
号の立ち上がりで、クロックＣＬＫに同期されて出力端
子ＱがＨレベルとなり、アップダウンカウンタ２７の出
力端子Ｑ₀〜Ｑ_n-1が全てＬレベル（計数値＝０）とな
れば、デコード回路２８の出力がＨレベルとなってリセ
ットされる。

【００４９】Ｄフリップフロップ２６は、インタバル信
号が与えられる都度、アップダウンカウンタ２５の出力
端子Ｑ₀〜Ｑ_nのＭＳＢ（Ｑ_n）の出力を保持し、出力
端子Ｑから出力する。ＭＳＢ（Ｑ_n）はアップダウンカ
ウンタ２５の計数値の正負を示しているので、Ｄフリッ
プフロップ２６の出力端子Ｑは、アップダウンカウンタ
２５の計数値の正負符号を保持しており、負のときはＨ
レベルを、正のときはＬレベルをそれぞれ保持する。

【００５０】以上から、アップダウンカウンタ２３の計
数値が０であれば、アップダウンカウンタ２５は、イン
タバル信号毎の設定パルス列及び検出パルス列のパルス
数差をアップダウンカウンタ２７に与える。アップダウ
ンカウンタ２７は、与えられたパルス数差が負であれ
ば、０迄キャリアパルスをカウントし、パルス数差が正
であれば、０迄キャリアパルスをカウントダウンする。
Ｄフリップフロップ２９の出力端子Ｑは、インタバル信
号によりＨレベルとなり、アップダウンカウンタ２７の
計数値が０となって、デコード回路２８の出力がＨレベ
ルとなってリセットされる迄、そのＨレベルを保持す
る。従って、Ｄフリップフロップ２９の出力端子Ｑは、
設定パルス列及び検出パルス列のパルス数差の絶対値に
比例したパルス幅のパルス信号を出力する。

【００５１】図７は、チャージポンプ回路１０〜１２に
使用したトライステートバッファの真理値表であり、イ
ネーブル信号がＨレベルのときに、入力端子のレベルを
出力し、イネーブル信号がＬレベルのときに、出力端子
がハイインピーダンス状態となる。

【００５２】チャージポンプ回路１０の入力は、Ｄフリ
ップフロップ２９の出力の反転信号であり、チャージポ
ンプ回路１０は、アップダウンカウンタ２５の計数値が
正であり、設定パルス列のパルス数の方が多い場合（モ
ータ３の回転速度が設定速度より遅い場合）、追従有効
信号がＨレベルであれば、Ｈレベル（例えば５Ｖ）を、
Ｄフリップフロップ２９が出力するパルス信号の幅だけ
出力する。また、チャージポンプ回路１０は、アップダ
ウンカウンタ２５の計数値が負であり、設定パルス列の
パルス数の方が少ない場合（モータ３の回転速度が設定
速度より速い場合）、追従有効信号がＨレベルであれ
ば、Ｌレベル（例えば０Ｖ）を、Ｄフリップフロップ２
９が出力するパルス信号の幅だけ出力する。

【００５３】図８は、位相差検出回路３３の動作を示す
タイミングチャートである。位相差検出回路３３は、ア
ップダウンカウンタ２３の計数値が０であり、デコード
回路２４からＨレベル信号を与えられているとき、設定
パルス（ａ）の立ち上がり時点及び立ち下がり時点と、
検出パルス（ｂ）の立ち上がり時点及び立ち下がり時点
とを比較する。そして、設定パルス（ａ）より検出パル
ス（ｂ）が、立ち上がり時点又は立ち下がり時点で進み
があるときは、チャージポンプ回路１２にモータ３の回
転速度を減速させるためのＬレベル信号を与える。設定
パルス（ａ）より検出パルス（ｂ）が、立ち上がり時点
又は立ち下がり時点で遅れがあるときは、チャージポン
プ回路１２にモータ３の回転速度を増速させるためのＨ
レベル信号を与える。チャージポンプ回路１２は、追従
有効信号がＬレベルであれば、与えられたＬレベル信号
又はＨレベルを出力する。

【００５４】図９は、周期差検出回路３２の構成例を示
すブロック図である。この周期差検出回路３２は、計数
クロック回路３４からの計数クロックがカウンタ４５、
ダウンカウンタ５０及びフリップフロップ回路５２に与
えられている。カウンタ４５のリセット端子には、立ち
上がり回路４７により検出された検出パルスの立ち上が
り信号が、遅延回路４８を介して与えられている。

【００５５】計数クロック回路３４は、例えば図１０に
示すような構成であり、例えば１ｋＨｚの設定パルス列
が位相比較器６０に与えられ、位相比較器６０は、この
設定パルス列の位相と例えば４０９６分周する分周器６
３から与えられた４０９６分周パルス列の位相とを比較
し、その差に応じたパルス信号を出力する。このパルス
信号は、ローパスフィルタ６１で平滑され、アナログ信
号として電圧制御発振器６２に与えられる。電圧制御発
振器６２は与えられたアナログ信号に応じた周波数信号
を出力し、その一部を分周器６３に与える。分周器６３
は、与えられた周波数信号を４０９６分周し、位相比較
器６０に与える。以上のループにより、電圧制御発振器
６２は、設定パルス列の４０９６倍周波数（ここでは例
えば４．０９６ＭＨｚ）の計数クロックを作成し出力す
る。

【００５６】カウンタ４５のクロック計数値は、レジス
タ４６に与えられ、レジスタ４６のラッチ信号として、
立ち上がり回路４７から立ち上がり信号が与えられてい
る。レジスタ４６がラッチした計数値は演算器４９に与
えられる。演算器４９は、設定パルス１周期分のクロッ
ク数４０９６（＝分周器６３の分周比）から、レジスタ
４６がラッチした計数値を差し引く演算を行う。

【００５７】一方、設定パルスが、２分周器４３により
２分周され、立ち上がり回路４４に与えられている。立
ち上がり回路４４が出力する立ち上がり信号は、ダウン
カウンタ５０のＰＲＥ（プリセット）端子とフリップフ
ロップ回路５２のＳ（セット）端子と、ラッチ信号とし
てラッチ回路５１とに与えられている。

【００５８】演算器４９の演算結果は、ダウンカウンタ
５０に与えられ、ダウンカウンタ５０が０を計数した時
の０信号が、フリップフロップ回路５２のＲ（リセッ
ト）端子に与えられている。フリップフロップ回路５２
のＱ端子からの出力信号は、ダウンカウンタ５０のＣＥ
端子と、チャージポンプ回路１１のイネーブル信号とし
て、ＡＮＤゲート３５の一方の入力端子とに与えられて
いる。演算器４９の演算結果の正／負を示す信号がラッ
チ回路５１に与えられており、ラッチ回路５１の出力
は、チャージポンプ回路１１の入力端子に与えられてい
る。

【００５９】以下に、このような構成の周期差検出回路
３２の動作を、その動作を示す図１１のタイミングチャ
ートに基づき説明する。カウンタ４５は、検出パルス
（ｃ）の立ち上がりにより、リセットされ計数クロック
の計数を開始する（ｄ）。この計数値は、次の検出パル
スの立ち上がりにより、レジスタ４６にラッチされ、演
算器４９に与えられる。演算器４９は、設定パルス１周
期分のクロック数４０９６から、レジスタ４６がラッチ
した計数値を差し引き、その演算結果の正／負を示す信
号をラッチ回路５１に与え、演算結果の絶対値をダウン
カウンタ５０に与える。

【００６０】一方、設定パルス（ｂ）が２分周器４３に
より２分周された２分周パルス（ａ）の立ち上がりによ
り、ダウンカウンタ５０がプリセットされ、フリップフ
ロップ回路５２がセットされ、ラッチ回路５１がラッチ
する。ラッチ回路５１は、ラッチすると、その時点で入
力されていた、正／負を示す信号を出力し続ける。つま
り、ラッチ回路５１は、検出パルス１周期が設定パルス
１周期より短いとき（設定回転速度より速いとき）は、
正を示す信号（例えばＬレベル信号）を出力し続け、検
出パルス１周期が基準パルス１周期より長いとき（設定
回転速度より遅いとき）は、負を示す信号（例えばＨレ
ベル信号）を出力し続ける。

【００６１】フリップフロップ回路５２は、セットされ
ると、ダウンカウンタ５０にカウントイネーブル信号を
与え続ける。ダウンカウンタ５０は、上述した演算結果
の絶対値をプリセットし、カウントイネーブル信号を与
えられている間、プリセットした値からカウントダウン
する。カウントダウン値が０に達すると、フリップフロ
ップ回路５２がリセットされ、カウントイネーブル信号
が出力されなくなる。つまり、ダウンカウンタ５０が、
カウントダウンしている間、カウントイネーブル信号は
出力される。

【００６２】ラッチ回路５１は、ラッチした正／負を示
す信号が正のときは、チャージポンプ回路１１にモータ
３の回転速度を減速させるためのＬレベル信号を与え
る。ラッチした正／負を示す信号が負のときは、チャー
ジポンプ回路１１にモータ３の回転速度を増速させるた
めのＨレベル信号を与える。チャージポンプ回路１１
は、追従有効信号がＬレベルであれば、与えられたＬレ
ベル信号又はＨレベルを出力する。周期差検出回路３２
の上述した動作は、立ち上がり回路４４が出力する立ち
上がりパルス毎に実行されるので、設定パルスが２分周
されたパルスの１周期毎に行われる。

【００６３】ここで、アップダウンカウンタ２３は、検
出パルスの立ち上がりのエッジでクロックＣＬＫに同期
してカウントダウンする一方、設定パルスは、インバー
タ２２により反転されるので、立ち下がりのエッジでカ
ウントする。従って、アップダウンカウンタ２３の計数
値が０であり、設定パルス列及び検出パルス列の各累積
パルスの差が無いとき、対応する設定パルス及び検出パ
ルスの関係は、図１２に示すように、設定パルスの立ち
下がりの間に検出パルスの立ち上がりが挟まれた状態と
なる。

【００６４】従って、図１３に示すように、アップダウ
ンカウンタ２３（偏差カウンタ）の出力端子Ｑ₀〜Ｑ_n
の出力状態及びデコード回路２４の出力により、位相差
検出回路３３及び周期差検出回路３２の出力を制御し、
略同期状態のときのみ位相差検出回路３３を作動させる
ことによりＰＬＬを構成し、対応する設定パルス及び検
出パルスの各立ち上がりで位相同期を行うことができ
る。尚、ＡＮＤゲート３６は、省略しても良い。

【００６５】実施の形態２．図１４は、第５〜８発明に
係るモータ速度制御装置の実施の形態の構成を示すブロ
ック図である。このモータ速度制御装置は、モータ３の
回転速度を設定指令する為に外部から与えられた設定パ
ルス列を例えば立ち上がりエッジ及び立ち下がりエッジ
により２逓倍（ｍ＝２）の周波数に逓倍する逓倍回路７
０を備え、逓倍回路７０が逓倍したパルス列は、アップ
ダウンカウンタ２３のＵＰ端子に、速度検出手段４が出
力した検出パルス列は、アップダウンカウンタ２３のＤ
ＷＮ端子にそれぞれ与えられる。

【００６６】このモータ速度制御装置では、計数クロッ
ク回路３４は、逓倍回路７０が逓倍したパルス列を更に
逓倍して、計数用クロックを作成する。このモータ速度
制御装置は、逓倍回路７０が逓倍したパルス列を例えば
１００倍（ｎ＝１００）に分周する為のダウンカウンタ
７２（分周手段）と、ダウンカウンタ７２が分周したパ
ルス列を反転するインバータ７３と、検出パルス列を、
ダウンカウンタ７２と同じ分周比で分周する為のダウン
カウンタ７４（分周手段）と、ダウンカウンタ７４が分
周したパルス列を反転するインバータ７５とを備え、周
期差検出回路３２及び位相差検出回路３３には、インバ
ータ７３及びインバータ７５が出力したパルス列がそれ
ぞれ与えられ、周期差検出回路３２には、更に計数クロ
ック回路３４から計数用クロックが与えられる。

【００６７】ダウンカウンタ７２，７４は、リセットさ
れてから入力されたパルスを１００からカウントダウン
し、５０をカウントした時点でＨレベル信号を出力し始
め、更に次の５０パルスをカウントした時点でＬレベル
信号を出力し始め、以下、同様の動作により、入力され
たパルスを１００分周する。

【００６８】このモータ速度制御装置は、また、アップ
ダウンカウンタ２３の出力端子Ｑ₀〜Ｑ_nの全出力信号
が与えられる判定回路７１を備えている。判定回路７１
は、アップダウンカウンタ２３が計数したパルス数が、
一旦、所定値となり、位相差検出回路３３、ＡＮＤゲー
ト３６、チャージポンプ回路１２、抵抗１５、ローパス
フィルタ１８、トルク可変手段（駆動手段）２、モータ
３及び速度検出手段４がＰＬＬを形成すべきでない値で
あるときは、実施の形態１と同様に、そのパルス数に基
づく加速／減速信号を出力し、ＰＬＬを形成すべき値と
なったときは、Ｈレベル信号を出力し始める。その後、
判定回路７１は、アップダウンカウンタ２３が計数した
パルス数が、その所定値からの所定範囲に収まらなくな
ったときに、Ｈレベル信号の出力を停止する。このＨレ
ベル信号は、立ち上がり回路７６でその立ち上がりが検
出され、ダウンカウンタ７２，７４のリセット信号とし
て使用される。

【００６９】図１５は、判定回路７１の構成例を示すブ
ロック図である。判定回路７１は、アップダウンカウン
タ２３の出力端子Ｑ₀〜Ｑ_nが、入力端子Ａ₀〜Ａ_nに
それぞれ接続され、設定値端子Ｂ₀〜Ｂ_nに設定手段８
０ｂの出力端子Ｄ₀〜Ｄ_nがそれぞれ接続されたマグニ
チュードコンパレータ８０ａと、逓倍回路７０で２逓倍
されたパルス列がＵＰ端子に、検出パルス列がＤＷＮ端
子にそれぞれ与えられ、マグニチュードコンパレータ８
０ａの、Ａ＝ＢのときにＨレベル信号を出力するＡ＝Ｂ
端子がＲＳＴ（リセット）端子に接続され、クロックＣ
ＬＫに同期して作動するシンクロナスタイプのバイナリ
アップダウンカウンタ８１とを備えている。

【００７０】また、判定回路７１は、アップダウンカウ
ンタ８１の出力端子Ｑ₀〜Ｑ_nが、入力端子Ａ₀〜Ａ_n
にそれぞれ接続され、設定値端子Ｂ₀〜Ｂ_nに設定手段
８２ｂの出力端子Ｄ₀〜Ｄ_nがそれぞれ接続されたマグ
ニチュードコンパレータ８２ａと、アップダウンカウン
タ８１の出力端子Ｑ₀〜Ｑ_nが、入力端子Ａ₀〜Ａ_nに
それぞれ接続され、設定値端子Ｂ₀〜Ｂ_nに設定手段８
３ｂの出力端子Ｄ₀〜Ｄ_nがそれぞれ接続されたマグニ
チュードコンパレータ８３ａとを備えている。ダウンカ
ウンタ７２，７４（分周手段）の分周比が１００のと
き、設定手段８２ｂは、０≦Ｄ＜１００の範囲で設定す
ることができ、設定手段８３ｂは、−１００＜Ｄ≦０の
範囲で設定することができる。

【００７１】また、判定回路７１は、マグニチュードコ
ンパレータ８２ａの、Ａ≧ＢのときにＨレベル信号を出
力するＡ≧Ｂ端子からのＨレベル信号の立ち上がりを検
出する立ち上がり回路８４と、マグニチュードコンパレ
ータ８３ａの、Ａ≦ＢのときにＨレベル信号を出力する
Ａ≦Ｂ端子からのＨレベル信号の立ち上がりを検出する
立ち上がり回路８５と、マグニチュードコンパレータ８
０ａの、Ａ＝ＢのときにＨレベル信号を出力するＡ＝Ｂ
端子からのＨレベル信号の立ち上がりを検出する立ち上
がり回路８６と、立ち上がり回路８４，８５の各出力が
入力される２入力のＯＲゲート８７と、立ち上がり回路
８６の出力がＳ（セット）端子に入力され、ＯＲゲート
８７の出力がＲ（リセット）端子に入力され、出力端子
Ｑの出力を、ＰＬＬを構成すべきか否かの指示信号とし
て、位相差検出回路３３及び立ち上がり回路７６に与え
るＲ−Ｓフリップフロップ回路８９とを備えている。

【００７２】以上の構成により、判定回路７１は、マグ
ニチュードコンパレータ８０ａの比較結果が、Ａ＝Ｂに
なったときは、アップダウンカウンタ８１がリセットさ
れて計数し始め、Ｒ−Ｓフリップフロップ回路８９は、
出力端子ＱからＨレベルのイネーブル信号を出力し始め
る。

【００７３】アップダウンカウンタ８１の計数値が、設
定手段８２ｂ，８３ｂが設定した計数値の範囲内である
ときは、Ｒ−Ｓフリップフロップ回路８９は、Ｈレベル
のイネーブル信号を出力し続けるが、アップダウンカウ
ンタ８１の計数値が、設定手段８２ｂ，８３ｂが設定し
た計数値の範囲から外れたときは、Ｒ−Ｓフリップフロ
ップ回路８９は、イネーブル信号をＬレベルにする。第
５〜８発明に係るモータ速度制御装置のその他の構成
は、上述した第１〜４発明に係るモータ速度制御装置の
構成と同様であるので、説明を省略する。

【００７４】以下に、このような構成のモータ速度制御
装置の動作を説明する。アップダウンカウンタ２３は、
逓倍回路７０が２逓倍した設定パルスの立ち上がり／検
出パルスの立ち上がりのそれぞれのエッジでクロックＣ
ＬＫに同期してカウント／カウントダウンし、始動時又
は所定の時点からの各累積パルス数の差を計数して、設
定パルス数の方が多いときは、正側に積算されて行き、
検出パルス数の方が多いときは、減算されて行き、計数
値が負になることもある。

【００７５】判定回路７１からのイネーブル信号がＨレ
ベルになったとき、ダウンカウンタ７２，７４（分周手
段）はリセットされて、１００分周を開始し、分周した
各パルス列を周期差検出回路３２及び位相差検出回路３
３に与える。周期差検出回路３２は与えられた各パルス
列の周期差を検出し、位相差検出回路３３は与えられた
各パルス列の位相差を検出する。

【００７６】位相差検出回路３３は、検出パルス列を１
００分周したパルス列で位相差を検出するので、検出パ
ルス列のパルス毎の誤差が例えば１０％であれば、位相
差を検出するパルス列のパルス毎の誤差の割合は０．１
％となり、ＰＬＬを構成し易くなる。

【００７７】また、位相差検出回路３３は、判定回路７
１からのイネーブル信号がＨレベルのとき、モータ３の
回転速度を増速／減速させる為のＨレベル／Ｌレベル信
号を、検出した位相差の時間だけチャージポンプ回路１
２から出力する。判定回路７１からのイネーブル信号が
Ｌレベルのときは、独自のイネーブル信号を、検出した
位相差の時間だけ出力し、アップダウンカウンタ２３の
計数値の正／負に基づき、アップダウンカウンタ２３の
計数値が略０となるように、モータ３の回転速度を増速
／減速させる為のＨレベル／Ｌレベル信号をチャージポ
ンプ回路１２から出力する。

【００７８】従って、判定回路７１の設定手段８２ｂ，
８３ｂが設定した計数値の範囲が例えば−９９＜Ｄ＜９
９であれば、設定パルス列（の２逓倍パルス列）と検出
パルス列の累積パルス数の差が例えば０となり、回転位
置と設定とのズレが略０になった時点でＰＬＬを構成
し、その累積パルス数の差が−９９＜Ｄ＜９９であり、
回転位置と設定とのズレがそのパルス数に対応する範囲
である間は、ＰＬＬを維持する。これは、位相差検出回
路３３が位相差を検出するパルス幅の１０％の精度でＰ
ＬＬを維持することであり、モータ３を同期させたい回
転位置の精度を上げることができる。

【００７９】尚、本実施の形態の設定パルス列でＨレベ
ル／Ｌレベルにデューティ差がある場合は、ｍ分周を設
定するに当たって、ｍに２の倍数を選択すれば、位相差
検出時にデューティ差の影響を受けることがない。第５
〜８発明に係るモータ速度制御装置のその他の動作は、
上述した第１〜４発明に係るモータ速度制御装置の動作
と同様であるので、説明を省略する。

【００８０】

【発明の効果】第１発明に係るモータ速度制御装置によ
れば、角速度変動が無視できるＤＣモータ又はブラシレ
スＤＣモータを用いて、設定回転域に関係なく追従性能
が良いモータ速度制御装置を、高価なＣＰＵ及びＤ／Ａ
変換器等を使用せずに安価に提供することができる。

【００８１】第２発明に係るモータ速度制御装置によれ
ば、角速度変動が無視できるＤＣモータ又はブラシレス
ＤＣモータを用いて、設定パルス列のパルス単位でモー
タの回転角度を制御することができ、ステッピングモー
タと同様の機能を実現できるモータ速度制御装置を、高
価なＣＰＵ及びＤ／Ａ変換器等を使用せずに安価に提供
することができる。

【００８２】第３発明に係るモータ速度制御装置によれ
ば、モータの回転速度を加速又は減速するときは、誤差
パルス回路による設定パルス列と検出パルス列との周波
数差に基づく速度制御を行うことができ、モータの回転
速度を定速とするときは、ＰＬＬによる設定パルス列と
検出パルス列との位相差に基づく速度制御を行うことが
できるので、角速度変動が無視できるＤＣモータ又はブ
ラシレスＤＣモータを用いて、設定パルス列のパルス単
位でモータの回転角度を制御することができ、高精度の
回転を得ることができるモータ速度制御装置を、高価な
ＣＰＵ及びＤ／Ａ変換器等を使用せずに安価に提供する
ことができる。

【００８３】第４発明に係るモータ速度制御装置によれ
ば、設定パルス列及び検出パルス列が略同期していると
きのみ、ＰＬＬによる位相差に基づく速度制御が機能
し、設定パルス列及び検出パルス列の累積パルス数の差
が大きいときは、その差を解消するように作動するの
で、角速度変動が無視できるＤＣモータ又はブラシレス
ＤＣモータを用いて、設定パルス列のパルス単位でモー
タの回転角度を制御することができ、ステッピングモー
タと同様の機能を実現できるモータ速度制御装置を、高
価なＣＰＵ及びＤ／Ａ変換器等を使用せずに安価に提供
することができる。

【００８４】第５発明に係るモータ速度制御装置によれ
ば、設定パルス列及び検出パルス列の位相差と所定のパ
ルス数分の位相差との差が減少し、ＰＬＬ制御による同
期化が可能となる時点で、ＰＬＬを構成し、ＤＣモータ
又はブラシレスＤＣモータを用いて、ステッピングモー
タと同様の機能を実現することができる。

【００８５】第６発明に係るモータ速度制御装置によれ
ば、計数回路が計数したパルス数がフェーズロックド回
路を形成すべき値でないときに、フェーズロックド回路
を形成しようとして、動作が不安定になることが無い。

【００８６】第７発明に係るモータ速度制御装置によれ
ば、設定パルス列及び検出パルス列の何れかをｍ倍に分
周又は逓倍し、同期させるべき一方のパルス列として、
調節回路に与えるので、設定パルス列の使用できる周波
数の範囲が広くなる。

【００８７】第８発明に係るモータ速度制御装置によれ
ば、検出パルス列のパルス毎の誤差の割合に比べて、分
周手段が分周したパルス列のパルス毎の誤差の割合が小
さくなり、ＰＬＬを構成し易くなる。

【図面の簡単な説明】

【図１】本発明に係るモータ速度制御装置の実施の形態
の構成を示すブロック図である。

【図２】調節回路の構成例を示すブロック図である。

【図３】デコード回路の他の構成例を示すブロック図で
ある。

【図４】アップダウンカウンタ及びデコード回路の他の
構成例を示すブロック図である。

【図５】アップダウンカウンタの真理値を示す図表であ
る。

【図６】アップダウンカウンタの真理値を示す図表であ
る。

【図７】トライステートバッファの真理値を示す図表で
ある。

【図８】位相差検出回路の動作を示すタイミングチャー
トである。

【図９】周期差検出回路の構成例を示すブロック図であ
る。

【図１０】計数クロック回路の構成を示すブロック図で
ある。

【図１１】周期差検出回路の動作を示すタイミングチャ
ートである。

【図１２】アップダウンカウンタ及び位相差検出回路の
動作を説明する為の説明図である。

【図１３】アップダウンカウンタ、位相差検出回路及び
周期差検出回路の動作を説明する為の説明図である。

【図１４】本発明に係るモータ速度制御装置の実施の形
態の構成を示すブロック図である。

【図１５】判定回路の構成例を示すブロック図である。

【図１６】従来のモータ速度制御装置の構成例を示すブ
ロック図である。

【図１７】従来のモータ速度制御装置の構成例を示すブ
ロック図である。

【図１８】従来のモータ速度制御装置の構成例を示すブ
ロック図である。

【図１９】従来のモータ速度制御装置の構成例を示すブ
ロック図である。

【符号の説明】

１調節回路２トルク可変手段（駆動手段）３モータ４速度検出手段１０チャージポンプ回路（第１チャージポンプ回路）１１チャージポンプ回路（第２チャージポンプ回路）１２チャージポンプ回路（第３チャージポンプ回路）１３〜１５抵抗１８ローパスフィルタ２３，２３ａアップダウンカウンタ（計数回路、入力
手段）２４，２４ａ，２８デコード回路２４ｂ設定手段２５，２７アップダウンカウンタ（誤差パルス回路）２６，２９Ｄフリップフロップ（誤差パルス回路）３０，３５，３６ＡＮＤゲート（切換手段）３２周期差検出回路３３位相差検出回路７０逓倍回路７１判定回路７２，７４ダウンカウンタ（分周手段）

Claims

【特許請求の範囲】

【請求項１】モータの回転速度を検出し、検出結果を
検出パルス列として出力する速度検出手段と、該速度検
出手段が出力した検出パルス列及び前記回転速度を設定
指令する為に外部から与えられた設定パルス列を同期さ
せるべく前記モータの回転速度を調節する為の信号を、
前記モータを回転駆動する駆動手段に与える調節回路と
を備えるモータ速度制御装置において、前記調節回路は、前記設定パルス列と前記検出パルス列
との周波数の誤差の正負及び絶対値を検出する誤差パル
ス回路と、該誤差パルス回路が検出した正負及び絶対値
に基づくパルス信号を出力する為の第１チャージポンプ
回路と、第１チャージポンプ回路が出力したパルス信号
を平滑し、前記調節する為の信号として前記駆動手段に
与えるローパスフィルタとを備えることを特徴とするモ
ータ速度制御装置。
【請求項２】前記調節回路は、前記設定パルス列及び
前記検出パルス列の各累積パルス数の差を計数する計数
回路と、該計数回路が計数したパルス数の差に基づくパ
ルス数を前記誤差パルス回路に入力する入力手段とを更
に備え、前記誤差パルス回路は、該入力手段が入力した
パルス数を前記誤差に加算する請求項１記載のモータ速
度制御装置。
【請求項３】前記調節回路は、前記計数回路が前記差
を計数する対象である両パルス列の周期差を検出する周
期差検出回路と、該周期差検出回路が検出した周期差に
基づくパルス信号を出力する為の第２チャージポンプ回
路と、前記計数回路が前記差を計数する対象である両パ
ルス列の位相差を検出する位相差検出回路と、該位相差
検出回路が検出した位相差に基づくパルス信号を出力す
る為の第３チャージポンプ回路と、前記モータの回転速
度を加速又は減速するときは、第１チャージポンプ回路
を有効とし、前記モータの回転速度を定速とするとき
は、第２チャージポンプ回路及び第３チャージポンプ回
路を有効として切り換えを行う切換手段とを更に備え、
前記モータの回転速度を前記位相差が減少すべく調節す
る為の信号を前記駆動手段に与える請求項１又は２記載
のモータ速度制御装置。
【請求項４】前記調節回路は、前記計数回路が計数し
たパルス数を判定し、判定したパルス数に基づいて信号
を出力する判定回路を更に備え、前記位相差検出回路
は、該判定回路が信号を出力したときに有効となる請求
項３記載のモータ速度制御装置。
【請求項５】前記判定回路は、前記計数回路が計数し
たパルス数が所定値であると判定したときに信号を出力
するデコード回路である請求項４記載のモータ速度制御
装置。
【請求項６】前記判定回路は、前記計数回路が計数し
たパルス数が、前記位相差検出回路、前記チャージポン
プ回路、前記ローパスフィルタ、前記駆動手段、前記モ
ータ及び前記速度検出手段がフェーズロックド回路を形
成すべき値であるときに前記信号を出力し、前記パルス
数がフェーズロックド回路を形成すべき値でないときに
前記信号を出力しない請求項４記載のモータ速度制御装
置。
【請求項７】前記設定パルス列及び前記検出パルス列
の何れかをｍ倍（ｍは自然数）に分周又は逓倍し、同期
させるべき対象である一方のパルス列として前記調節回
路に与える分周回路又は逓倍回路を更に備える請求項１
〜６の何れかに記載のモータ速度制御装置。
【請求項８】前記判定回路が信号を出力したときにリ
セットされ、前記計数回路が前記差を計数する対象であ
る両パルス列をそれぞれｎ倍（ｎは自然数）に分周する
２つの分周手段を更に備え、前記位相差検出回路は、前
記両パルス列に代えて、前記２つの分周手段がそれぞれ
分周したパルス列の位相差を検出する請求項３〜７の何
れかに記載のモータ速度制御装置。