JPS6043248A - 基準信号発生装置 - Google Patents
基準信号発生装置Info
- Publication number
- JPS6043248A JPS6043248A JP58152027A JP15202783A JPS6043248A JP S6043248 A JPS6043248 A JP S6043248A JP 58152027 A JP58152027 A JP 58152027A JP 15202783 A JP15202783 A JP 15202783A JP S6043248 A JPS6043248 A JP S6043248A
- Authority
- JP
- Japan
- Prior art keywords
- reference signal
- signal
- output
- predetermined value
- preset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
- G11B15/18—Driving; Starting; Stopping; Arrangements for control or regulation thereof
- G11B15/46—Controlling, regulating, or indicating speed
- G11B15/467—Controlling, regulating, or indicating speed in arrangements for recording or reproducing wherein both record carriers and heads are driven
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、デジタル手法により基準信号を発生させる基
準信号発生装置に係り、特に磁気記録再生装置（ＶＴＲ
）のサーボ回路の基党信号を発生する基準信号発生装置
に関するものである。
準信号発生装置に係り、特に磁気記録再生装置（ＶＴＲ
）のサーボ回路の基党信号を発生する基準信号発生装置
に関するものである。
従来例の構成とその問題点
第１図はＶＴＲに使用さｉｚでいる従来の基ｆ”Ａ（ｉ
ｊ号発生装置の構成を示すブロック図であり、記録（Ｒ
ＥＣ）時は無安定マルチノくイブレータ１により端子５
に印加さり、る外部基準信号に同１υ１した出力を、再
生（ＰＢ）時には水晶発振器３の発振ＩＪ、４波数を分
周回路２により分周した出力を切換スイッチ４により切
換えて出力端子６に導き基７％（−信すとしてイ史用し
ている。
ｊ号発生装置の構成を示すブロック図であり、記録（Ｒ
ＥＣ）時は無安定マルチノくイブレータ１により端子５
に印加さり、る外部基準信号に同１υ１した出力を、再
生（ＰＢ）時には水晶発振器３の発振ＩＪ、４波数を分
周回路２により分周した出力を切換スイッチ４により切
換えて出力端子６に導き基７％（−信すとしてイ史用し
ている。
再生時における基準信号は水晶発振器２より得ているた
め安定であるが、記録時の外部基準信号は映像信号の垂
直同期係号（Ｖ、５ｙｎｃ）であり、■ 弱電界におけ
るＶ、５ｙｎｃ抜けが発生する。
め安定であるが、記録時の外部基準信号は映像信号の垂
直同期係号（Ｖ、５ｙｎｃ）であり、■ 弱電界におけ
るＶ、５ｙｎｃ抜けが発生する。
■ 外来ノイズによりＶ、５ｙｎｃが乱れる。
等の理由により必ずしも安定でない。
従がって、外部基準信号、つまりＶ、５ｙｎｃを単に分
周して記録時のサーボ回路の基準信号とすると、サーボ
回路の動作が不安定となり、ＶＴＲでの記録が安定に行
なえない。無安定マルチバイブレータ１はこの対策とし
て用いられるものである。
周して記録時のサーボ回路の基準信号とすると、サーボ
回路の動作が不安定となり、ＶＴＲでの記録が安定に行
なえない。無安定マルチバイブレータ１はこの対策とし
て用いられるものである。
第２図は第１図の従来の基準信号発生装置の記録時の各
部の波形を示したものであ）、第２図を参照しながら従
来の基準信号発生装置の記録時の動作説明を行なう。無
安定マルチバイブレータ１の固有発振数は外部基準信号
つまりＶ、５ｙｎｃの周波数（ＮＴＳＣ方式の場合５９
．９４ ｌＦｚ 、 Ｐ ＡＬ方式の場合６０．００
ｔｌｚ ）よりわずかに低い周波数ｆ０（−１／Ｔｏ）
に設定しておき、Ｖ、５ｙｎｃか存在する場合にはＶ、
５ｙｎｃにより強制トリガされるとともに、強制トリガ
時点から一定期間（Ｔ１）は入力信号を禁止することに
より、Ｖ 、 ｓ ｙｎｃに存在するノイズ成分を除去
するように構成されでいる。
部の波形を示したものであ）、第２図を参照しながら従
来の基準信号発生装置の記録時の動作説明を行なう。無
安定マルチバイブレータ１の固有発振数は外部基準信号
つまりＶ、５ｙｎｃの周波数（ＮＴＳＣ方式の場合５９
．９４ ｌＦｚ 、 Ｐ ＡＬ方式の場合６０．００
ｔｌｚ ）よりわずかに低い周波数ｆ０（−１／Ｔｏ）
に設定しておき、Ｖ、５ｙｎｃか存在する場合にはＶ、
５ｙｎｃにより強制トリガされるとともに、強制トリガ
時点から一定期間（Ｔ１）は入力信号を禁止することに
より、Ｖ 、 ｓ ｙｎｃに存在するノイズ成分を除去
するように構成されでいる。
以」−のような構成により外部基準信号欠落対策および
ノイズ近域対策を行なっている。無安定マルチバイブレ
ータ１の出力信号すは出力端子６より出力され、記録時
の回転ヘノドサーボの位相基ｉ’ｌ／（信号として使用
している。
ノイズ近域対策を行なっている。無安定マルチバイブレ
ータ１の出力信号すは出力端子６より出力され、記録時
の回転ヘノドサーボの位相基ｉ’ｌ／（信号として使用
している。
以上の従来例によれば、磁気記８呵生装置に４９いて、
回転ヘッドにより音”声信号のみを記録する場合には、
映像信号が入力されないため、Ｖ、５ｙｎｃはなくなり
、無安定マルチバイブレーク１の出力信号は固有発振周
波数となり、この周波数に位相同期して回転ヘッドは回
転する／こめ、回転−＼ノドと磁気テープ間の相対速度
ｄ、１丁生［助の相対法１皮より低くなるため、［１丁
生音声イ菖シ号が１−１’、Ｅ常に内生さ）１゜ないと
いう問題があった。
回転ヘッドにより音”声信号のみを記録する場合には、
映像信号が入力されないため、Ｖ、５ｙｎｃはなくなり
、無安定マルチバイブレーク１の出力信号は固有発振周
波数となり、この周波数に位相同期して回転ヘッドは回
転する／こめ、回転−＼ノドと磁気テープ間の相対速度
ｄ、１丁生［助の相対法１皮より低くなるため、［１丁
生音声イ菖シ号が１−１’、Ｅ常に内生さ）１゜ないと
いう問題があった。
発明の目的
本発明は上記従来の問題点を解決するものであり、音声
信号のみを記録する１易合にも、市常な画才音声信号が
得られるように正常な相対速度で回転ヘットに」：り音
声信号を磁気テープに記録することを目的とする。
信号のみを記録する１易合にも、市常な画才音声信号が
得られるように正常な相対速度で回転ヘットに」：り音
声信号を磁気テープに記録することを目的とする。
発明の構成
本発明の基準信号発生装置は、プリセット可能なカウン
タによりクロックパルスを割数して基儒信けを発生させ
るもので、記録時において前記カウンタの言１数値が所
定の値に々っだ事を検出する１σＺ１１）回路の出力と
外部基準信号との論理和出力をプリセントパルスとして
前記カウンタに第１の所定値をプリセットし、外部基準
信号が連続して所定＋Ｕ＋間以−Ｊ−、欠落した場合に
は前記カウンタのプリセット値を前記第１の所定値を第
２の所定値に切換えることにより、外部基準信号の有無
にかかわらず、記録時の基準信号の発振周波数を再生時
のそり、と等しくすることができる基準信号発生装置を
捺供するものである。
タによりクロックパルスを割数して基儒信けを発生させ
るもので、記録時において前記カウンタの言１数値が所
定の値に々っだ事を検出する１σＺ１１）回路の出力と
外部基準信号との論理和出力をプリセントパルスとして
前記カウンタに第１の所定値をプリセットし、外部基準
信号が連続して所定＋Ｕ＋間以−Ｊ−、欠落した場合に
は前記カウンタのプリセット値を前記第１の所定値を第
２の所定値に切換えることにより、外部基準信号の有無
にかかわらず、記録時の基準信号の発振周波数を再生時
のそり、と等しくすることができる基準信号発生装置を
捺供するものである。
実施例の説明
以下本発明の基準信号発生装置の一実施例について図面
を参照しながら説明する。第３図は本発明による基準信
号発生装置の一実施例であり、７はｎビット２進カウン
タ、８はｎビットのプリセット値発生回路、９ｆｄ訓数
値数値検出、１０はＲＳフリップフロップ、１１はプリ
セットパルス発生回路、１２は列部基準信号検出回路、
１３はタ１バｌ＋基準信号入力端子、１４はクロックパ
ルス入力端子、１５は記録／再生モード切換信号人力＼
瑞ｒである。
を参照しながら説明する。第３図は本発明による基準信
号発生装置の一実施例であり、７はｎビット２進カウン
タ、８はｎビットのプリセット値発生回路、９ｆｄ訓数
値数値検出、１０はＲＳフリップフロップ、１１はプリ
セットパルス発生回路、１２は列部基準信号検出回路、
１３はタ１バｌ＋基準信号入力端子、１４はクロックパ
ルス入力端子、１５は記録／再生モード切換信号人力＼
瑞ｒである。
第４図は前記ｎビット２進カウンタ７のｔ１数動作をア
ナログ的に表現しプこものであり、計数値Ｎ１およびＮ
２は前記プリセｙ ｔ□値発生回路８のプリセット値で
あり、とれは端子１６に印加さノ１．る記録時と再生四
で異なる信号と、前記外部基準信す検出回路１２の出力
信・号とにより切換えら力５る。
ナログ的に表現しプこものであり、計数値Ｎ１およびＮ
２は前記プリセｙ ｔ□値発生回路８のプリセット値で
あり、とれは端子１６に印加さノ１．る記録時と再生四
で異なる信号と、前記外部基準信す検出回路１２の出力
信・号とにより切換えら力５る。
言」数値Ｎ３およびＮ４は前記割数値検出回路９の検出
する訓数イ直であり、Ｎ１．Ｎ２．Ｎ３およびＮ４の値
の関係は次式で力えられる。
する訓数イ直であり、Ｎ１．Ｎ２．Ｎ３およびＮ４の値
の関係は次式で力えられる。
Ｊｃ ｋ ” ｖ
Ｎ１：Ｎ２−ΔＮ（２）
ことで、ｆｖは外部基準信号、つまり垂直同期信号（Ｖ
、５ｙｎｃ）のフレーム周波数、ｆｃｋはクロックパル
スの周波数、ΔＮは記録時において外部基準信号が所定
期間以内欠落した場合のバッファ周波数を決定する値で
ある。
、５ｙｎｃ）のフレーム周波数、ｆｃｋはクロックパル
スの周波数、ΔＮは記録時において外部基準信号が所定
期間以内欠落した場合のバッファ周波数を決定する値で
ある。
第５図は記録時の動作波形図であり、Ｃはｎビット２進
カウンタ了の割数動作をアナログ的に表現したものであ
る。ａは端子１３に入力される外部基糸信号つ寸り垂直
同期信号であり、所々シンク抜は状態および無信号状態
となっている。第５図により第３図の記録時の動作説明
をする。垂直同＋ｔＪＩ信号ｄがプリセットパルス発生
回路１１に入力されると、この垂直同期信号ａに同期し
だ１クロツク「１］のプリセットパルスｆが出力され、
ＲＳＳフリップフロップ１０セットし、かつ、ｎビット
２進カウンタ７をプリセット値Ｎ１ に七ノドする。
カウンタ了の割数動作をアナログ的に表現したものであ
る。ａは端子１３に入力される外部基糸信号つ寸り垂直
同期信号であり、所々シンク抜は状態および無信号状態
となっている。第５図により第３図の記録時の動作説明
をする。垂直同＋ｔＪＩ信号ｄがプリセットパルス発生
回路１１に入力されると、この垂直同期信号ａに同期し
だ１クロツク「１］のプリセットパルスｆが出力され、
ＲＳＳフリップフロップ１０セットし、かつ、ｎビット
２進カウンタ７をプリセット値Ｎ１ に七ノドする。
そしてその直後から端子１４に入力されるクロックパル
スｊを計数し、計数値がＮ４の時に記数値検出回路９は
Ｎ４パルスｄを発生し、前記ＲＳＳフリップフロップ０
をリセットし、前記プリセットパルス発生回路１１が垂
直同明信号を受け人り、る状態にする。すなわち前記ｎ
ビット２進カウンタ７の計数値がＮ１ からＮ４の間は
前記ＲＳフリップフロップ１０の出力ｑでもって垂直同
期信号の入力を禁＋ＬＬ、ノイズ対策を行なうものであ
る。そしてｎビット２進カウンタ７の計数値がＮ４から
Ｎ３の間に垂直同明信号が入力されれｄｌ、プリセット
パルスｆが出力されｎビット２進カウンタ７はプリセッ
ト値Ｎ１に再びセットされ、かつＲＳフリップフロップ
１０はセットされ以後同様の動イ乍を繰り返す。寸だ、
何らかの原因で垂直同期信号ａが抜けた場合には、前記
ｎビット２進カウンタ７は計数値Ｎ３まで両数し、開数
値Ｎ３を検出シーる計数値検出回路９はＮ３・くルスｅ
を出力し、そのＮ３パルスｅをブリセノトノ々ルスｆと
してｎビット２進カウンタ７をプリセット値Ｎ１１ｔＣ
−’＝ ツトする。かつ、またＲＳフリップフロップ１
０もヒツトし、前１７１ミの動作を繰り返す。
スｊを計数し、計数値がＮ４の時に記数値検出回路９は
Ｎ４パルスｄを発生し、前記ＲＳＳフリップフロップ０
をリセットし、前記プリセットパルス発生回路１１が垂
直同明信号を受け人り、る状態にする。すなわち前記ｎ
ビット２進カウンタ７の計数値がＮ１ からＮ４の間は
前記ＲＳフリップフロップ１０の出力ｑでもって垂直同
期信号の入力を禁＋ＬＬ、ノイズ対策を行なうものであ
る。そしてｎビット２進カウンタ７の計数値がＮ４から
Ｎ３の間に垂直同明信号が入力されれｄｌ、プリセット
パルスｆが出力されｎビット２進カウンタ７はプリセッ
ト値Ｎ１に再びセットされ、かつＲＳフリップフロップ
１０はセットされ以後同様の動イ乍を繰り返す。寸だ、
何らかの原因で垂直同期信号ａが抜けた場合には、前記
ｎビット２進カウンタ７は計数値Ｎ３まで両数し、開数
値Ｎ３を検出シーる計数値検出回路９はＮ３・くルスｅ
を出力し、そのＮ３パルスｅをブリセノトノ々ルスｆと
してｎビット２進カウンタ７をプリセット値Ｎ１１ｔＣ
−’＝ ツトする。かつ、またＲＳフリップフロップ１
０もヒツトし、前１７１ミの動作を繰り返す。
斗だ音声信号のみ記録する場合で垂直同明信号が入力さ
れない時には、外部基準信号検出回路１２が前記Ｎ３パ
ルスｅを割数し、所定パルス数入力されれば前記外部基
準信号検出回路１２の出力りは高レベルになり、その出
力信号りにより前記プリセット値発生回路８の出力する
プリセｙ ｌ・値はＮ１からＮ２に切換えられ、前記ｎ
ビット２進カウンタ７の発振周波数は垂直向１υ」信号
の周波数ｆｖと等しくなる。垂直同期信号が再来し７０
時には前記外部基亭信号検出回路１２はリセットされ、
その出力ｈＩＪ：低レベルになり、プリセット値発生回
路８の出力するプリヒノトイ直はＮ２からＮつに切換え
られる。
れない時には、外部基準信号検出回路１２が前記Ｎ３パ
ルスｅを割数し、所定パルス数入力されれば前記外部基
準信号検出回路１２の出力りは高レベルになり、その出
力信号りにより前記プリセット値発生回路８の出力する
プリセｙ ｌ・値はＮ１からＮ２に切換えられ、前記ｎ
ビット２進カウンタ７の発振周波数は垂直向１υ」信号
の周波数ｆｖと等しくなる。垂直同期信号が再来し７０
時には前記外部基亭信号検出回路１２はリセットされ、
その出力ｈＩＪ：低レベルになり、プリセット値発生回
路８の出力するプリヒノトイ直はＮ２からＮつに切換え
られる。
このようにすｉｔば垂直同期信号ａが所定期間以内欠落
し／こ場合は垂直同期信号の周波数ｆｖに１」して ΔＮ −ｘ １ｏｏ （％） ３−Ｎ２ 低い周ｅ、数で、所定１υ］ＨＪ以上欠落し／こ場合は
垂直同期信号と等しい周波数でバッファ機能を持たせる
ことができる。
し／こ場合は垂直同期信号の周波数ｆｖに１」して ΔＮ −ｘ １ｏｏ （％） ３−Ｎ２ 低い周ｅ、数で、所定１υ］ＨＪ以上欠落し／こ場合は
垂直同期信号と等しい周波数でバッファ機能を持たせる
ことができる。
以上によりプリセットパルスｆおよびＲＳノリツブフロ
、プ１Ｄの出力ｑ等は垂直同期信号に同１υ１しており
、基準信号として利用できる。
、プ１Ｄの出力ｑ等は垂直同期信号に同１υ１しており
、基準信号として利用できる。
第６図は再生時の動作波形図であり、Ｃはｎビット２進
カウンタ７の開数動作をアナログ的ニ表現したものであ
る。再生時は端子１５に印加さノ１゜る再生時を示す信
号ｉにより垂直向１す４惜号ａの入力をプリセットパル
ス発生回路１１で禁止し、両数値検出回路９のＮ３パル
スｅをプリセット・ζルスｆとしてｎビット２進カウン
タ７をプリーヒツト値Ｎ２にセットする。そしてその直
後からり「ｊＪクパルスｌを割数し始め、Ｎ３ｔて唱数
する。以後同様の動作を繰り返すことにより、垂直同１
υ１イ４゜号の周波数ｆｖと等しい周波数の基準信号を
得ることができる。
カウンタ７の開数動作をアナログ的ニ表現したものであ
る。再生時は端子１５に印加さノ１゜る再生時を示す信
号ｉにより垂直向１す４惜号ａの入力をプリセットパル
ス発生回路１１で禁止し、両数値検出回路９のＮ３パル
スｅをプリセット・ζルスｆとしてｎビット２進カウン
タ７をプリーヒツト値Ｎ２にセットする。そしてその直
後からり「ｊＪクパルスｌを割数し始め、Ｎ３ｔて唱数
する。以後同様の動作を繰り返すことにより、垂直同１
υ１イ４゜号の周波数ｆｖと等しい周波数の基準信号を
得ることができる。
発明の効果
以上のように本発明によれｄ：、ＶＴＲにおいで回転ヘ
ッドにより音声信号のみを記録Ｊ−る用台にも、回転ヘ
ッドと磁気テープ間の相対速度は再生時のそれと等しく
することができるので音声信号を１［常に記録再生でき
る。さらに本発明では全ての構成要素をデジタル化しだ
／こめに従来のような無安定マルチバイブレータの発振
周波数の調整が不要であり、また温度変化により発振周
波数が変化することもなく、コンデンサ、抵抗、ボリュ
ーム等が不要であり集積回路化に適している等の特徴を
有するものである。
ッドにより音声信号のみを記録Ｊ−る用台にも、回転ヘ
ッドと磁気テープ間の相対速度は再生時のそれと等しく
することができるので音声信号を１［常に記録再生でき
る。さらに本発明では全ての構成要素をデジタル化しだ
／こめに従来のような無安定マルチバイブレータの発振
周波数の調整が不要であり、また温度変化により発振周
波数が変化することもなく、コンデンサ、抵抗、ボリュ
ーム等が不要であり集積回路化に適している等の特徴を
有するものである。
第１図は従来の基準信号発生装置を示すブロック図、第
２図は第１図の従来の基準信号発生装置の記録時の各部
の波形図、第３図は本発明による基準信号発生装置の一
実施例を示すブロック図、第４図は第３図のｎビット２
進カウンタの引数動作をアナログ的に表現した図、第５
図は第３図の基準信号発生装置の記録時の動作波形図、
第６図’ｔ：ｌ：丙生時の動作波形図である。 １−・・無安定マルチバイブレーク、２−・・・分周回
路、３ ・・水晶発振器、４−・・・切換スイッチ、７
・−・・ｎビット２進カウンタ、８ ・・プリセット
値発生回路、９・・・・計数値検出回路、１ｏ ・・Ｒ
Ｓフリノグフロソプ、１１・・・・プリセットパルス発
生回路、１２ ・・・外部基準信号検出回路、１３・・
・外部基準信号入力端子、１４・・・・クロ、クパルス
入力端子、１５ ・・記録／画才モード切換信号入力端
子。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 ／ 第２図 １．７−、ＡＬＴｏＪ 第３図 第４図 １−一−２“／ｆｏ、−，１
２図は第１図の従来の基準信号発生装置の記録時の各部
の波形図、第３図は本発明による基準信号発生装置の一
実施例を示すブロック図、第４図は第３図のｎビット２
進カウンタの引数動作をアナログ的に表現した図、第５
図は第３図の基準信号発生装置の記録時の動作波形図、
第６図’ｔ：ｌ：丙生時の動作波形図である。 １−・・無安定マルチバイブレーク、２−・・・分周回
路、３ ・・水晶発振器、４−・・・切換スイッチ、７
・−・・ｎビット２進カウンタ、８ ・・プリセット
値発生回路、９・・・・計数値検出回路、１ｏ ・・Ｒ
Ｓフリノグフロソプ、１１・・・・プリセットパルス発
生回路、１２ ・・・外部基準信号検出回路、１３・・
・外部基準信号入力端子、１４・・・・クロ、クパルス
入力端子、１５ ・・記録／画才モード切換信号入力端
子。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 ／ 第２図 １．７−、ＡＬＴｏＪ 第３図 第４図 １−一−２“／ｆｏ、−，１
Claims (2)
- （１）クロック信号を順次計数するカウンタ手段と、制
御信号の印加に応じて前記カウンタ手段のプリセット値
を記録時には第１の所定値あるいは第２の所定の値に、
再生時には前記第２の所定の値にそれぞれプリセットす
る手段と、前記カウンタ手段の計数値が予じめ定められ
た第３の所定の値になった時に検出出力を発生する計数
値検出回路と、記録時には前記検出出力と外部基準信号
との論理和を、再生時には前記検出出力をそれぞれ前記
制御信号として前記プリセット手段に印加する手段と、
記録時において前記外部基準信号が連続して所定期間板
」二欠落したことを検出する手段により前記第１の所定
値と第２の所定値とを切換える手段とを有し、前記制御
信号に位相同期した信号を基部信号とする基準信号発生
装置。 - （２）制御信号によりカウンタ手段がプリセットされた
後に、前記カウンタ手段の計数値が第３の所定の値以下
の第４の所定の値になるまで、プリセット手段のプリセ
ット動作を禁止するように構成した特許請求の範囲第１
項に記載の基準信号発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58152027A JPS6043248A (ja) | 1983-08-19 | 1983-08-19 | 基準信号発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58152027A JPS6043248A (ja) | 1983-08-19 | 1983-08-19 | 基準信号発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6043248A true JPS6043248A (ja) | 1985-03-07 |
| JPH0456377B2 JPH0456377B2 (ja) | 1992-09-08 |
Family
ID=15531455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58152027A Granted JPS6043248A (ja) | 1983-08-19 | 1983-08-19 | 基準信号発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6043248A (ja) |
-
1983
- 1983-08-19 JP JP58152027A patent/JPS6043248A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0456377B2 (ja) | 1992-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63227184A (ja) | ビデオフオ−マツト信号処理方式 | |
| JPS6043248A (ja) | 基準信号発生装置 | |
| JPH0311012B2 (ja) | ||
| JPH01307317A (ja) | Ｐｌｌ回路 | |
| US4866394A (en) | Phase synchronizing circuit for a time axis shift correcting circuit | |
| JPH0456376B2 (ja) | ||
| JP2680573B2 (ja) | 自動位相調整装置 | |
| JPS5943860B2 (ja) | フレ−ム同期信号検出回路 | |
| JP3108727B2 (ja) | アドレス信号記録方法 | |
| JP2557636B2 (ja) | 回転制御装置 | |
| JPS6245336Y2 (ja) | ||
| JPS61123039A (ja) | 磁気テ−プの記録速度判別装置 | |
| JP2792120B2 (ja) | ディジタル位相制御回路 | |
| JPS6052956A (ja) | フレ−ム同期回路 | |
| JP2992306B2 (ja) | 回線断検出回路 | |
| JPS6134765A (ja) | 同期信号発生装置 | |
| JPS6339988B2 (ja) | ||
| JPH028385B2 (ja) | ||
| JPS59198554A (ja) | 磁気記録装置の制御信号発生回路 | |
| JPH04183074A (ja) | 水平同期検出装置 | |
| JPS6145417A (ja) | 記録情報再生装置 | |
| JPH02237487A (ja) | デジタルサーボ装置 | |
| JPS59140756A (ja) | バイフエ−ズマ−ク変調回路 | |
| JPH08205091A (ja) | 同期信号処理回路 | |
| JPH0793570B2 (ja) | キャプスタンサーボ装置 |