JP2604205B2 - 位相サーポ装置 - Google Patents

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は位相サーボ装置に関する。

（ロ）従来の技術 特開昭56−34162号公報（G11B15/46）には速度制御、
位相制御を行なう系において、速度基準を変更する場合
に、位相制御出力を所定値に固定して、引き込み時間を
短縮する構成が示されている。

ところで、モータの回転制御を行なう位相サーボ装置
では位相変動が生じた場合でも、速やかにロック状態と
なることが要求される。次にこの様な要求を満たす一従
来技術について第４図〜第７図に従い説明する。この例
はビデオテープレコーダ（VTR）のシリンダモータ（回
転ヘッドを駆動する）の制御を行なうものである。第４
図において（１）はシリンダモータ、（２）は基準信号
源、（３）は台形波作成回路、（４）は基準信号を入力
とするゲートパルス作成回路。（５）はサンプルパルス
であるモータのFG信号を入力とするANDゲート、（６）
はサンプルホールド回路である。

基準信号源（２）からの基準信号（イ）に基づき台形
波（ロ）が作成され、同様にこの台形波（ロ）の傾斜部
に対応したゲート信号（ハ）が作成され、FG信号をゲー
トする。そして、ANDゲート（５）出力のタイミングで
台形波がサンプルホールドされ、この値が位相エラー信
号としてモータ駆動回路（図示省略）に供給される。

そして、位相がロック状態のときには、全てのFG信号
がサンプルパルスとしてANDゲート（５）から出力され
る。

第６図は位相がずれたときの動作を説明するものであ
る。位相ずれが生じた場合、ゲートが開いているタイミ
ングのFG信号だけがサンプリングパルスとなり、それ以
外の場合は前の値がそのまま出力されることになる（第
６図参照）。そこで、FG周期が長い場合には第７図
（イ）の如く、平均直流レベルが上昇し、FG周期が短い
場合には第７図（ロ）の如く平均直流レベルが低下する
ことになる。よって、夫々モータの回転が加速、減速さ
れる様に動作して位相引き込みが実行されることにな
る。

（ハ）発明が解決しようとする課題 ところで、上記の従来技術において基準信号の位相が
急に変化したときに次の様な問題の生じるおそれがあ
る。つまり、VTRのシリンダモータでは記録すべき映像
信号の垂直同期信号が基準信号として利用されるが、選
局操作により入力映像信号が変更されたとき、第８図の
如く基準信号の位相シフトが生じる。このとき、基準信
号の周期は正しい値であるから、新しい基準信号に基づ
き作成されたゲート信号により、FG信号がマスクされて
しまって、ずっとホールド出力されるおそれがある。こ
のままでは位相エラー信号が変化せず、位相引き込み動
作が遅れることにもなる。

そこで本発明は、基準信号での位相シフトが生じたと
きでも速やかな引き込み動作が行なえる位相サーボ装置
を提供するものである。

（ニ）課題を解決するための手段 本発明では、基準信号に基づきゲート信号を作成する
手段と、回転体の回転を検出する信号がこのゲート信号
で定まるゲート期間内又は前後のどのタイミングにある
かを判別する手段と、ゲート期間内のタイミングのとき
にはそのタイミングに応じた位相エラー信号を作成し、
ゲート期間外にあるときは前回作成したエラー信号の値
から所定値を前記ゲート期間の前、後に応じて加減算し
て出力する手段とを備えている。

（ホ）作用 すなわち、FG信号のタイミングがゲート期間外にある
場合でも出力される位相エラー信号が徐々に変化してゆ
くので、従来技術の如く位相シフトが生じたときの位相
引き込みが速やかに行なわれる。

（ヘ）実 施 例 以下、図面に従い本発明の実施例を説明する。第１図
は実施例の動作を示すフローチャート、第２図はブロッ
ク図、第３図は動作説明のための波形図である。

本実施例ではマイクロコンピュータによってサーボ装
置が構成されている。つまり、マイクロコンピュータ
（７）に基準信号源（２）からの基準信号と整形回路
（８）からのFG信号が入力されており、ドライバー
（９）にエラー信号を出力する。（１）はシリンダモー
タであり、ドライバ（９）によって駆動される。（10）
はFG信号検出ヘッドである。

基準信号及び整形されたFG信号はマイクロコンピュー
タ（７）に割り込みをかけるために利用される。

マイクロコンピュータ（７）内にはプログラムにより
制御できるカウンタ（所定のクロックを計数する）が設
けられており、基準信号の割り込みで、カウンタがリセ
ットされ（12）、計測動作がスタートする。そして、FG
信号の割り込み動作でカウンタをストップさせ、FG信号
入力タイミングでの計数値を保持する（15）。

そして、この計数値が基準信号の周期から定まる所定
範囲内（ゲート期間、Tgs〜Tge）にあるかどうかがチェ
ックされる（16）。範囲内にあれば、基準信号とFG信号
の位相差を保持された計数値から演算し（17）、得られ
た結果を新しい位相差データとする（19）。そして、こ
の位相差データに基づき位相エラー信号を作成保持し外
部へ出力するようにして（22）元に戻る。

ゲート期間外の計数値Tfが得られたときにはこのTfが
Tgsより小さいか、又はTgeより大きいかが判別される
（18）。Tf＜Tgsの場合には前回の位相差データから所
定値toを減算し、Tf＜Tgeの場合には所定値toを加算し
て位相差データを更新する（20）（21）。そしてこのデ
ータに基づき位相エラー信号を作成する。

そこで、基準信号とFG信号の位相差が所定のゲート期
間内にあれば、通常に位相エラー信号が作成、出力され
る。そして、先に述べた様な位相シフトが生じた場合で
も、位相エラー信号が徐々に変更されるので、位相シフ
ト後の位相引き込みが速やかに行なわれる。

所定値toは引き込みの早さを考慮して適当に定められ
る。

（ト）発明の効果 以上述べた様に本発明によれば、基準信号の位相シフ
トに対して速やかに対処し、位相ロック状態とすること
ができ、その効果は大である。

【図面の簡単な説明】

第１図は実施例の動作を示すフローチャート、第２図は
実施例のブロック図、第３図は動作説明のための波形
図、第４図は従来例のブロック図、第５図、第６図、第
７図、第８図は従来例における波形図である。 （１）……シリンダモータ、（２）……基準信号源、
（７）……マイクロコンピュータ。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】基準信号からの回転検出信号の位相差に基
   づいて位相エラー信号を作成する位相サーボ装置におい
   て、前記基準信号に基づいてゲート期間を作成する手段
   と、回転検出信号のタイミングが前記ゲート期間内ある
   いは前、後であるかどうか判別する手段と、前記ゲート
   期間内の場合、位相差に基づき位相エラー信号を作成出
   力し、前記ゲート期間外の場合、前回の位相エラー信号
   の値から、前記ゲート期間の前、後に応じて所定値を
   加、減算した値を位相エラー信号として出力する手段を
   備えることを特徴とする位相サーボ装置。