JP4827341B2 - モータ回転制御装置および画像形成装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、モータを駆動するモータ駆動回路に加速信号及び減速信号を供給するものに関する。
【０００２】
【従来の技術】
一般に、レーザービームプリンタを構成するモータは、その回転速度の精密な制御を要求される。
【０００３】
特にカラーレーザービームプリンタを構成するモータでは、その回転速度は、速度のレベルでだけでなく、位相のレベルでの制御が要求される。
【０００４】
これは、カラーレーザープリンタにおいては、指定した位置に画像を精密に重ねて画像形成をするため、書込動作に関する位置精度が重要となるからである。
【０００５】
また、印刷精度を高く保つには、感光体などの画像形成機構や紙搬送機構等の動作と、スキャナモータ回転を同期させることも必要になるからである。
【０００６】
図５は、従来のレーザービームプリンタの要部構成を示す斜視図である。
【０００７】
１０１は画像信号（ＶＤＯ信号）、１０２は、レーザービームの発光源であるレーザーユニット、１０３は、レーザーユニット１０２によりオン／オフ変調されたレーザービーム、１０４は、モータ駆動回路（スキャナモータユニット）、１０５は回転多面鏡（ポリゴンミラー）、１０６は結像レンズ、１０７は、ポリゴンミラー１０５によって偏向されたレーザービーム、１０８は感光ドラム、１０９は、光電変換手段である光電変換素子（ＢＤセンサ）、１１０は、束線を通るパルス信号であるＢＤ信号（モータ同期信号）、１１１は制御回路、１１２は記録紙である。
【０００８】
ここで、画像信号１０１は、レーザーユニット１０２に入力され、このレーザーユニット１０２によりオン／オフ変調されたレーザービーム１０３が得られる。
【０００９】
そして、スキャナモータユニット１０４は、回転多面鏡（ポリゴンミラー）１０５を定常回転させ、前記レーザーユニット１０２によりオン／オフ変調されたレーザービーム１０３は、このポリゴンミラー１０５によって偏向され、ポリゴンミラー１０５によって偏向されたレーザービーム１０７となる。
【００１０】
ポリゴンミラー１０５によって偏向されたレーザービーム１０７は、結像レンズ１０６によって、被走査面である感光ドラム１０８上に焦点を結ぶ。
【００１１】
したがって、ポリゴンミラー１０５によって偏向されたレーザービーム１０７は、ポリゴンミラー１０５の回転に伴って、感光ドラム１０８上を水平走査（主走査方向の走査）して潜像を形成する。
【００１２】
また、光電変換素子１０９は、水平走査されたレーザービーム１０７の照射を受けると、水平同期信号であるモータ同期信号（以下、ＢＤ信号と記す）１１０を生成する。
【００１３】
このＢＤ信号１１０は、束線を通って制御回路１１１へ導かれる。
【００１４】
また、変調されたレーザービーム１０７により感光ドラム１０８に形成される潜像は、現像器（図示せず）により可視化されトナー像となり、記録紙１１２に転写される。
【００１５】
次に、従来のモータ回転制御手段、すなわちスキャナモータユニット１０４およびその制御回路１１１について説明する。
【００１６】
モータ回転制御手段には多種多様の方式があり、その用途に応じて最適な方式が採用されている。
【００１７】
中でも、特開平０９−１８３２５１号公報の「画像形成装置及び画像形成方法」に示されている、加速信号と減速信号のみで制御できる、ノイズに強くかつ低価格な制御インターフェイスを実現できるモータ回転制御手段がある。
【００１８】
以下に、この方式を用いたモータ回転制御手段について説明する。
【００１９】
図６は、このモータ回転制御手段の全体構成図である。
【００２０】
１２３は、加速信号である／ＡＣＣ信号（「／」は負論理を表す、以下同じ）、１２４は、減速信号である／ＤＥＣ信号、１３９Ｂは速度目標値信号、１４０、１４１は定電流回路、１４２、１４３はスイッチング素子、１４４はアンプ、１４５はコンデンサ、１４６は相励磁信号発生部および駆動部、１４７はスキャナモータ、１４８は相励磁電流、１４９は積分回路、１５０はＲＥＦ信号である。
【００２１】
図６に示すように、ＲＥＦ信号１５０、／ＢＤ信号１１０、速度目標値信号１３９Ｂが、制御回路１１１の入力値である。
【００２２】
この制御回路１１１の内部構成については後述する。
【００２３】
２本のデジタル信号である、／ＡＣＣ信号１２３、および、／ＤＥＣ信号１２４が、このモータ回転制御手段を用いた場合のスキャナモータユニット１０４の制御インターフェイスの形態である。
【００２４】
制御回路１１１は、／ＡＣＣ信号１２３によって加速を伝え、／ＤＥＣ信号１２４によって減速を伝え、これらによって、加減速方向を指示し、さらに、／ＡＣＣ信号１２３、／ＤＥＣ信号１２４のパルス幅により、加減速量を指示する。
【００２５】
そして、この／ＡＣＣ信号１２３、／ＤＥＣ信号１２４を用い、表１の論理関係に従って加速指令、減速指令、回転保持指令の３つの指令を伝える。
【００２６】
【表１】

そして、前記／ＡＣＣ信号１２３、／ＤＥＣ信号１２４は、積分回路１４９に入力される。
【００２７】
積分回路１４９は、定電流回路１４０、１４１、スイッチング素子１４２、１４３、コンデンサ１４５、及び、アンプ１４４よりなっている。
【００２８】
定電流回路１４０、１４１とスイッチング素子１４２、１４３はコンデンサ１４５の充放電回路を形成しており、／ＡＣＣ信号１２３＝Ｌが入力されると、スイッチング素子１４２がオンになり、定電流回路１４０からの電流がコンデンサ１４５に充電される。
【００２９】
また、／ＤＥＣ信号１２４＝Ｌが入力されると、スイッチング素子１４３がオンになり、定電流回路１４１で設定された電流がコンデンサ１４５から放電される。
【００３０】
したがって、このコンデンサ１４５の電圧は、／ＡＣＣ信号１２３、／ＤＥＣ信号１２４のオン時間に比例して増減する。
【００３１】
この電圧をアンプ１４４を通し、相励磁信号発生部および駆動部１４６へ伝える。
【００３２】
相励磁信号発生部および駆動部１４６では、この電圧値に比例した相励磁電流１４８をスキャナモータ１４７に供給し、スキャナモータ１４７を回転させる。
【００３３】
そして、コンデンサ１４５の電圧が高いと、スキャナモータ１４７が速く回るように相励磁および駆動される。
【００３４】
逆にコンデンサ１４５の電圧が低いと、スキャナモータ１４７は遅く回るように相励磁および駆動される。
【００３５】
モータの回転速度は、光電変換素子（ＢＤセンサ）１０９により／ＢＤ信号１１０として測定され、制御回路１１１へとフィードバックされる。
【００３６】
最終的には、このフィードバックによってスキャナモータ１４７の回転数は速度目標値で安定するよう制御される。
【００３７】
次に、図７および図８を用いて、速度制御指令の様子を説明する。
【００３８】
図７は、従来例によるスキャナモータの加速状態、減速状態、速度維持状態における制御指令を表す図、図８は、従来例による制御回路の構成を示すブロック図である。
【００３９】
１１３は、／ＢＤ信号１１０をポリゴン面数にあわせて分周して得られる、１回転を１周期とするモータ回転同期信号（ＢＤＮ信号）、１３１は波形整形部、１３２は分周器、１３３は立ち上がりエッジ検出器、１３４は立ち下がりエッジ検出器、１３５、１３６は、１７ｂｉｔカウンタ、１３５ａは第１のカウンタ、１３７はＯＲ回路、１３８はＮＡＮＤ回路、１３９は、高速クロック信号である高速クロックＣＬＫ、１３９Ｂは速度目標値信号、１５０は、制御目標値となる１回転１周期信号である基準同期信号ＲＥＦ、１５１は分周器、１５２は位相差検出器、１５２ａは、位相差検出器１５２に内蔵される第２のカウンタである位相差カウンタ、１５４はＰＷＭ発振器、１５５、１５６は、論理和信号を発生させるＡＮＤ回路、１５７は位相系加速信号である／ＰＡＣＣ信号（ＰＷＭパルス）、１５８は位相系減速信号である／ＰＤＥＣ信号（ＰＷＭパルス）、１６０は１７ｂｉｔ位相差情報、１６１は速度系加速信号である／ＦＡＣＣ信号（ＰＷＭパルス）、１６２は速度系減速信号である／ＦＤＥＣ信号（ＰＷＭパルス）、１６３は位相系制御許可信号である／ＰＥＮ信号、１６４は速度差検出器、１６５は速度制御回路、１７０と１７１は／ＰＡＣＣ信号１５７と／ＰＤＥＣ信号１５８のＯＲ回路である。
【００４０】
１７ｂｉｔカウンタ１３５、１３６は、第１のカウンタ１３５ａを構成する。
【００４１】
／ＦＡＣＣ信号１６１、および／ＦＤＥＣ信号１６２が第１のデジタル制御量（速度系制御信号）、／ＰＡＣＣ信号１５７、および／ＰＤＥＣ信号１５８が第２のデジタル制御量（位相系制御信号）である。
【００４２】
まず、速度系の加減速信号の生成について説明する。
【００４３】
スキャナモータ１４７を規定の回転数に立ち上げるまでの状態、つまり加速状態のときには、制御指令は、図７に示す加速状態の時間領域のように、加速指令（／ＡＣＣ信号１２３＝Ｌ（ローレベル）、／ＤＥＣ信号１２４＝Ｈ（ハイレベル））と回転保持指令（／ＡＣＣ信号１２３＝／ＤＥＣ信号１２４＝Ｈ）の２つの制御指令よりなる。
【００４４】
この、／ＡＣＣ信号１２３および／ＤＥＣ信号１２４は、制御回路１１１により作成され、ＢＤＮ信号１１３の周期が画像形成時の周期に比べて長い分だけ加速指令としてスキャナモータ１４７に伝えられる。
【００４５】
つまり、回転数が低いほど加速指令の割合が多く、規定の回転数に近づくにつれて加速指令の割合が少なくなってくる。
【００４６】
一方、スキャナモータ１４７の回転数が、画像形成時の回転数より高いときには、制御指令は、図７の減速状態の時間領域に示すように減速指令（／ＡＣＣ信号１２３＝Ｈ、／ＤＥＣ信号１２４＝Ｌ）と回転保持指令（／ＡＣＣ信号１２３＝／ＤＥＣ信号１２４＝Ｈ）の２つの制御指令よりなる。
【００４７】
回転数が高いほど、速度維持状態に占める減速指令の割合が大きく、最終的には、速度維持状態（画像形成時の回転数）へと推移する。
【００４８】
この速度維持状態においては、回転保持指令（／ＡＣＣ信号１２３＝／ＤＥＣ信号１２４＝Ｈ）で回転が制御される。
【００４９】
実際には、ノイズやドライバばらつきなどによる微小な加減速を補うために、１〜数パルス程度の加減速指令が適宜まばらに出力され、ほぼ回転速度が変化しないように制御される。
【００５０】
このようにして速度制御が安定すると、速度差検出器１６４は、位相系制御許可信号である／ＰＥＮ信号１６３をイネーブルにし、これによって位相系制御が速度系制御に平行してできるようになる。
【００５１】
なお、速度系加速状態および速度系減速状態における加減速指令は、モータ回転同期信号であるＢＤＮ信号１１３と速度目標値信号１３９Ｂとの速度差に基づいて（モータ回転同期信号であるＢＤＮ信号１１３を起点または終点として）、出される。
【００５２】
次に、位相系の加減速信号の生成について説明する。
【００５３】
位相系制御の加減速信号である／ＰＡＣＣ信号１５７、／ＰＤＥＣ信号１５８は、基準同期信号ＲＥＦ１５０とモータ回転同期信号であるＢＤＮ信号１１３の位相差に基づいて（起点または終点として）、加減速指令を出す。
【００５４】
実際には、ノイズやドライバばらつきなどによる微小な加減速を補うために、１〜数パルス程度の加減速指令が適宜まばらに出力され、ほぼ回転速度および位相関係が変化しないように制御される。
【００５５】
次に、図８を参照して、速度系の加減速信号の生成についてさらに詳しく説明する。
【００５６】
／ＢＤ信号１１０は、波形整形部１３１にて規定のパルス幅に整形された後、分周器１５１でポリゴン面数にあわせて分周され、１回転を１周期とするＢＤＮ信号１１３となる。
【００５７】
さらに分周器１３２により２分周され、立ち上がりエッジ検出器１３３および立ち下がりエッジ検出器１３４により、分周されたＢＤＮ信号１１３の立ち上がりと立ち下がりに対応したパルスが生成される。
【００５８】
従って、立ち上がりエッジ検出器１３３と立ち下がりエッジ検出器１３４とから交互にＢＤＮ信号１１３が出力される。
【００５９】
これらの出力は、１７ｂｉｔカウンタ１３５、１３６に交互に入力される。
【００６０】
１７ｂｉｔカウンタ１３５，１３６は、立ち上がりエッジ検出器１３３、立ち下がりエッジ検出器１３４の出力でカウント値をリセットし、基準となる高速クロックＣＬＫ１３９を速度目標値までカウントした後、カウントを停止する。
【００６１】
これらの出力は、リセット後カウント中はＨで、速度目標値までカウントしたときにＬとなる。
【００６２】
１７ｂｉｔカウンタ１３５，１３６の出力がＬである時間が、画像形成時のＢＤＮ信号１１３の周期と同じになるように高速クロックＣＬＫ１３９と速度目標値が設定されている。
【００６３】
１７ｂｉｔカウンタ１３５，１３６の出力をＯＲ回路１３７で取ることにより、速度系加速信号／ＦＡＣＣ信号１６１が得られ、１７ｂｉｔカウンタ１３５，１３６の出力をＮＡＮＤ回路１３８で取ることにより、速度系減速信号／ＦＤＥＣ信号１６２が得られる。
【００６４】
次に、図８を参照して、位相系の加減速信号の生成についてさらに詳しく説明する。
【００６５】
／ＢＤ信号１１０は、波形整形部１３１で整形されたのち分周器１５１でポリゴン面数にあわせて分周され、１回転を１周期とするＢＤＮ信号１１３となる。
【００６６】
このＢＤＮ信号１１３と基準同期信号ＲＥＦ１５０（制御目標値となる１回転１周期信号）の位相差が、位相差検出器１５２内の位相差カウンタ１５２ａによりカウントされ、１７ｂｉｔ位相差情報１６０が得られる。
【００６７】
この１７ｂｉｔ位相差情報１６０によって、基準よりＢＤＮ信号１１３の位相が進んでいれば、ＰＷＭ発振器１５４は位相系減速信号／ＰＤＥＣ信号１５８を基準同期信号ＲＥＦ１５０のエッジより位相差幅でＬパルス出力し、基準よりＢＤＮ信号１１３の位相が遅れていれば、ＰＷＭ発振器１５４は位相系加速信号／ＰＡＣＣ信号１５７を基準同期信号ＲＥＦ１５０のエッジより位相差幅でＬパルス出力する。
【００６８】
以上の速度系・位相系の加減速信号／ＦＡＣＣ信号１６１、／ＦＤＥＣ信号１６２、／ＰＡＣＣ信号１５７、／ＰＤＥＣ信号１５８は、最終的にそれぞれＡＮＤ回路１５５，ＡＮＤ回路１５６へ入力され、論理和（負論理）として、加速信号である／ＡＣＣ信号１２３、減速信号である／ＤＥＣ信号１２４が得られ、これを制御インターフェイス上に出力することになる。
【００６９】
ただし、速度差が目標速度より著しくずれている場合は、速度差検出器１６４は、速度系の安定が不十分であると判断し、位相系制御許可信号である／ＰＥＮ信号１６３をディスイネーブル状態（＝Ｈ）に保持するようになっている。
【００７０】
以上の説明において速度差系制御、位相差系制御との表現をしているが、これらは最終的にコンデンサへの充放電に共に積分されることからわかるように、物理的にはいずれも“回転多面鏡の速度”を示している。
【００７１】
しかし制御の元となるパラメータの速度測定手段の違いからこのように分けて表現しており、制御する高速クロック単位で取得される“隣接する２つのＢＤＮ信号１１３間で測定される１回転速度測定値”に対するフィードバック制御を“速度系制御”、“基準同期信号１５０と１つのＢＤＮ信号１１３間で測定される回転速度測定値”に対するフィードバック制御を“位相系制御“と表現している。
【００７２】
以上が、従来例のスキャナモータユニット１０４およびその制御回路１１１の動作説明である。
【００７３】
【発明が解決しようとする課題】
しかしながら、上記従来のモータ回転制御手段には、次のような問題点があった。
【００７４】
加減速信号（／ＡＣＣ信号１２３、／ＤＥＣ信号１２４）に対する速度変化の応答ゲイン（速度変化量÷加減速信号のパルス幅）が大き過ぎるため、１７ｂｉｔ位相差情報１６０が大きいと位相系制御が強くかかり、これによって速度安定領域から外れるため安定回転動作に至らない。
【００７５】
またこれを避けるため、加減速信号（／ＡＣＣ信号１２３、／ＤＥＣ信号１２４）に対する速度変化の応答ゲインを小さくする（定電流源回路１４０、１４１の電流値を小さく設定する）と、スキャナモータ１４７の停止状態から定速安定状態に至るまでの所要時間が著しく長くなってしまう。
【００７６】
また、位相系制御のパルス（／ＰＡＣＣ信号１５７、／ＰＤＥＣ信号１５８）の幅を狭い固定値として、位相系の加減速信号に対する速度変化の応答ゲインを小さくすると、速度安定状態から位相ロック状態（位相差≒０）に至るまでの所要時間が著しく長くなってしまう。
【００７７】
この起動時間の遅さは、高速プリンタや、特に複数スキャナモータをＰＬＬ制御する必要のあるカラーレーザープリンタにおいては、ファーストプリント時間の遅延に繋がるため、問題となる。
【００７８】
そこで、本発明は、低コストでスキャナモータの回転速度かつ回転位相をすばやく且つ精度よく制御することができるモータ回転制御装置、およびこのモータ回転制御装置を備えた画像形成装置を提供することを目的とする。
【００７９】
【課題を解決するための手段】
上記目的を達成するため、本発明では、モータ回転制御装置を次のとおりに構成する。
（１）モータを駆動するモータ駆動回路に加速信号及び減速信号を供給するモータ回転制御装置であって、モータ回転同期信号と前記モータの回転位相目標となる基準同期信号とから位相差信号を生成する位相差検出手段と、前記位相差信号に応じて位相制御信号を生成する位相制御手段と、前記位相制御信号を用いて、前記モータの回転速度目標となる速度目標値を補正する補正手段と、前記補正された速度目標値と前記モータ回転同期信号との速度差に応じた前記加速信号及び前記減速信号を生成する速度制御手段と、を備え、前記位相差信号に対する前記モータの速度変化の応答ゲインは、前記速度差に対する前記モータの速度変化の応答ゲインよりも小さく、前記位相制御手段は、前記位相差信号の絶対値が第１の閾値より大きい場合には、前記位相差信号から前記位相制御信号を生成し、前記位相差信号の絶対値が前記第１の閾値より小さく、かつ第２の閾値より大きい場合には、前記位相制御信号として第１の所定値を出力し、前記位相差信号の絶対値が前記第２の閾値より小さい場合には、前記位相制御信号として、前記第１の所定値よりも小さい第２の所定値を出力することを特徴とするモータ回転制御装置。
【００８２】
（３）前記モータ同期信号は、モータ軸に固定された回転多面鏡に反射されたレーザービームを検知して、パルス信号を発生する光電変換手段により発生される、ＢＤ信号であることを特徴とする前記（１）項に記載のモータ回転制御手段。
【００９３】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。
【００９４】
（実施例１）
まず、図１および図２を用いて実施例１を説明する。
【００９５】
図１は、実施例１によるモータ回転制御手段にてスキャナモータを制御した場合の、制御回路１１１ａの構成を示すブロック図である。
【００９６】
図２は、その制御回路１１１ａとスキャナモータユニットとの間のインターフェイス信号の状態図である。
【００９７】
なお、実施例１は、制御回路を除いて、従来例で説明した図５、６に示すものと同じハードウェア構成で実現される。
【００９８】
また、スキャナモータユニット１０４と制御回路との間の構成、および制御回路内部の速度系加速信号／ＦＡＣＣ信号１６１、速度系減速信号／ＦＤＥＣ信号１６２の生成に関する速度制御回路１６５の構成についても、従来例で説明した図８に破線で示す部分と同じハードウェア構成で実現される。
【００９９】
したがって、同一の部分には同一の符号を付して説明は省略し、ここでは、位相系制御に注目して全体動作を説明する。
【０１００】
１８１はデジタル乗除算器（デジタル演算器）、１８２はデジタル加減算器（デジタル演算器）である。
【０１０１】
なお、高速クロックＣＬＫ１３９は２０ＭＨｚ、速度目標値信号１３９Ｂは６００００ｃｌｋ、ポリゴンミラー１０５は６面に設計されている。
【０１０２】
図１、図２に示すように、スキャナモータ１４７を規定の回転数に立ち上げるまでの状態、つまり速度系加速状態のときには、速度制御回路１６５は従来例同様に位相系制御許可信号である／ＰＥＮ信号１６３をディスイネーブル（＝Ｈ）に保持する。
【０１０３】
すなわち、制御指令は／ＦＡＣＣ信号１６１に支配される。
【０１０４】
一方、スキャナモータ１４７の回転数が、速度目標値の回転数より高い状態、つまり速度系減速状態のときには、速度制御回路１６５は従来例同様に位相系制御許可信号である／ＰＥＮ信号１６３をディスイネーブル（＝Ｈ）に保持する。
【０１０５】
すなわち、制御指令は／ＦＤＥＣ信号１６２に支配される。
【０１０６】
以上のように、実施例１の構成においてもスキャナモータ１４７は、従来の速度帰還のみの場合と同等の起動時間で立ち上がる。
【０１０７】
速度系制御は、最終的に速度維持状態へ推移する。
【０１０８】
速度維持状態になると、速度制御回路１６５は、従来例同様に位相系制御許可信号である／ＰＥＮ信号１６３をイネーブル（＝Ｌ）に保持し、制御指令は、／ＰＡＣＣ信号１５７または／ＰＤＥＣ信号１５８が発生し始める。
【０１０９】
ここで、本発明の特徴であるデジタル乗除算器１８１を用いて、位相差検出器１５２の出力である１７ｂｉｔ位相差情報１６０に対して、１／６４（＝２の−６乗の積）を乗算する。
【０１１０】
つまり下位ビット６を切り捨てる容易な乗算処理によって速度系とのゲイン比を確保して動作させる。
【０１１１】
ただし、図２中の“Ｉｎｔ（）”はこの小数以下切り捨てを意味する関数である。
【０１１２】
この演算によって、過剰な位相系制御のゲインを避け、位相差の小さな領域では、パルス幅の狭い制御信号が発生し、且つ位相差の大きな領域では、位相差の小さな領域より比較的パルス幅の長い制御信号を発生する。
【０１１３】
これによって、本実施例のスキャナモータ１４７は、位相差情報の大小をある程度含めた状態でゲイン応答を小さくして制御することができ、速度系に関しては従来と同じ速度制御回路１６５を採り、スキャナモータ起動時の所要時間を従来と同等に保ちつつ、位相の制御がなされる。
【０１１４】
さらに本実施例では、１／６４の乗算結果に対して、デジタル加減算器１８２により定数“＋１”を加える演算を行っている。
【０１１５】
これは、乗算によって位相差が“０”と判断されてしまう位相差帯において、位相系の最小限のゲインを持たせるためのものである。
【０１１６】
詳細に説明すると、位相差検出器１５２の出力のうち、下位６ビットの情報は乗算により失われてしまうため、乗算のみの演算で制御した場合、位相差が±１２８クロック以内の位相差帯においては位相系の制御がかからないため、完全な位相ロック状態には至らない。
【０１１７】
そこで乗算結果に常に“＋１”を加え、位相系の最小限のゲインを“１”とすることによって位相差が±１２８クロック以内の位相差帯においても、位相ロック状態までの位相制御を行わせる構成になっている。
【０１１８】
なお、実施例１では、第１のデジタル制御量である／ＦＡＣＣ信号１６１または／ＦＤＥＣ信号１６２は、デジタル演算器を介さずに演算されているが、図示しないデジタル演算器を介して演算することも可能であり、この場合は、第２のデジタル制御量１５７、１５８を、第１のデジタル制御量１６１、１６２より相対的に小さく演算すればよい。
【０１１９】
また、第２のデジタル制御量である／ＰＡＣＣ信号１５７または／ＰＤＥＣ信号１５８は、デジタル演算器１８１、１８２を介することなく演算することも可能であり、この場合は、図示しないデジタル演算器を介して演算させる第１のデジタル制御量と対比させて、第２のデジタル制御量１５７、１５８を第１のデジタル制御量１６１、１６２より相対的に小さく演算すれば良い。
【０１２０】
例えば、デジタル演算器１８１、１８２による、第１のカウンタ１３５ａによりカウントされるカウント数の演算には、２のｎ乗（ｎは整数）の積を用い、第２のカウンタ１５２ａによりカウントされるカウント数の演算には、２のｍ乗（ｍは整数かつｎ＞ｍ）の積を用いてもよい。
【０１２１】
（実施例２）
次に、図３および図４を用いて本発明の実施例２を説明する。
【０１２２】
図３は、実施例２のモータ回転制御手段にてスキャナモータを制御した場合の制御回路１１１ｂの構成を示すブロック図である。
【０１２３】
図４は、その制御回路１１１ｂとスキャナモータユニットとの間の制御インターフェイス信号の状態図である。
【０１２４】
なお、実施例２の構成は、実施例１と同様に、制御回路を除いて、従来例で説明した図５、６に示すものと同じハードウェア構成で実現される。
【０１２５】
また、スキャナモータユニット１０４と制御回路との間の構成、および制御回路内部の速度系加速信号／ＦＡＣＣ信号１６１、速度系減速信号／ＦＤＥＣ信号１６２の生成に関する速度制御回路１６５の構成についても、従来例で説明した図８に破線で示す部分と同じハードウェア構成で実現され、また、位相差検出器１５２により検出結果が出力されるまでの構成および過程は実施例１と同じである。
【０１２６】
したがって、同一の部分には同一の符号を付して説明を省略し、ここでは、特に実施例１と異なる位相系制御に注目して全体動作を説明する。
【０１２７】
１５４ｂはセレクタ、１６０ａは出力２ｂｉｔ、１７５は、第２のデジタル制御量である位相差デジタル制御量、１７５ａは、第２のデジタル制御量を含んだ速度目標値信号である、位相差デジタル制御量１７５を含んだ速度目標値信号である。
【０１２８】
実施例１では、速度系加減速信号／ＦＡＣＣ信号１６１，／ＦＤＥＣ信号１６２と、位相系加減速信号／ＰＡＣＣ信号１５７，／ＰＤＥＣ信号１５８をＡＮＤロジックにより論理和（負論理）として、制御インターフェイスに対する加減速信号である／ＡＣＣ信号１２３、／ＤＥＣ信号１２４としていた。
【０１２９】
しかしながら、実施例２では、位相差デジタル制御量１７５を直接、速度目標値にデジタル加減算器１８３を介して加減算して、位相差デジタル制御量１７５を含んだ速度目標値信号とし、これを速度制御回路１６５に入力して、その結果に基づいて／ＡＣＣ信号１２３および／ＤＥＣ信号１２４を出力することによって、その効果を得ている。
【０１３０】
図３、図４に示すように、スキャナモータ１４７が速度目標値の回転速度に安定するまで、位相系制御許可信号である／ＰＥＮ信号１６３＝Ｈにより位相制御がディスイネーブル状態に保持され、速度系加減速状態の動作は、従来例、実施例１と変わらず、スキャナモータ１４７は、従来の速度帰還のみの場合と同等の起動時間で立ち上がる。
【０１３１】
速度系制御の後に、最終的に速度維持状態へ推移し、位相系制御許可信号である／ＰＥＮ信号１６３＝Ｌによりイネーブル状態となり、位相差デジタル制御量１７５が“０”でなくなり、速度目標値を通して位相系制御が動作し始める。
【０１３２】
ここで、本発明の特徴であるデジタル乗除算器１８１を用いて、位相差検出器１５２の出力に対して、１／１２８（＝２の−７乗の積）を乗算する。
【０１３３】
さらに、１／１２８を乗算した結果が０となる位相差帯に限り、別途、その位相差帯の、±３２クロックの位相差帯を除く領域（−１２８〜−３２、＋３２〜＋１２８）について位相差デジタル制御量を１とする処理を行っている。
【０１３４】
これらの操作は、位相差検出器１５２の出力２ｂｉｔにしたがって、セレクタ１５４ｂの切替で実現されている。
【０１３５】
以下、この処理について詳細に説明する。
【０１３６】
位相差デジタル制御量を“１”とする領域については、実施例１と同じ理由で、乗算によって位相差が“０”と判断されてしまう位相差帯において、位相系のゲインを持たせるためのものである。
【０１３７】
さらに、位相差“０”とする±３２クロックの位相差帯（−３２〜＋３２）を別途設けるのは、この領域における位相差制御をしないことにより、位相系デジタル制御量による制御状態の発振を避けるためである。
【０１３８】
本実施例にて安定した位相制御を得るためには、±３２クロックの位相差帯付近の位相差系ゲインは非常に小さくする必要があるが、現状の制御インターフェイスでは１ＣＬＫクロックパルス幅以下の極小ゲインを入力できないためにこのような領域ができてしまう。
【０１３９】
仮に１ＣＬＫ当りの積分量を小さくするよう積分回路１４９を変更すると、今度は速度制御におけるゲインが小さくなってしまうため、停止状態からの起動時間が遅くなってしまう。
【０１４０】
この状況において本実施例では、画像形成装置の回転多面鏡１０５制御の観点から、この位相系の制御をしない領域を設けても問題はないと判断し、制御を行っている。
【０１４１】
以下にこれを説明する。
【０１４２】
本発明のモータ回転制御手段による回転多面鏡を用いた画像形成装置において、速度系制御のばらつきは、主走査（スキャン方向）の画像倍率、画素間隔のばらつきに影響し、位相系制御のばらつきは、副走査（感光体回転方向）の画像位置のばらつきに影響する。
【０１４３】
例として、主走査Ａ４サイズ・６００ｄｐｉ・主走査１００００ｃｌｋ・７０００画素の画像形成について概算する。
【０１４４】
すると、速度系１００ｃｌｋジッタ（１主走査に対して１％）は、７０００×１００／１００００＝７０画素の主走査ズレに相当する。
【０１４５】
しかし、位相系１００ｃｌｋジッタ（１主走査に対して１％）は、その時点で基準同期信号が示す正確な記録位置に対する副走査方向の位置ズレに相当するため、１×１００／１００００＝１／１００画素の副走査ズレに相当する。
【０１４６】
つまり、その比で３桁〜４桁影響力が異なる。
【０１４７】
この観点から、本実施例では、位相系制御は速度系制御ジッタに悪影響を及ぼさない範囲で制御するよう設計・構成されている。
【０１４８】
そして、このようにして得られた、第２のデジタル制御量である位相差デジタル制御量１７５を、直接、速度目標値にデジタル加減算器１８２により加減算することで、速度目標値信号を第２のデジタル制御量を含んだ速度目標値信号１７５ａとする。
【０１４９】
そして、これを速度制御回路１６５に入力することで、そこから得られる第１のデジタル制御量は、そのまま、出力される／ＡＣＣ信号１２３または／ＤＥＣ信号１２４となる。
【０１５０】
なお、実施例２では、第１のデジタル制御量は、デジタル演算器を介さずに演算されているが、図示しないデジタル演算器を介して演算することも可能であり、この場合は、第２のデジタル制御量である位相差デジタル制御量１７５を、第１のデジタル制御量より相対的に小さく演算すればよい。
【０１５１】
また、第２のデジタル制御量１７５は、デジタル演算器１８１を介することなく演算することも可能であり、この場合は、図示しないデジタル演算器を介して演算させる第１のデジタル制御量と対比させて、第２のデジタル制御量１７５を第１のデジタル制御量より相対的に小さく演算すれば良い。
【０１５２】
例えば、デジタル演算器１８１による、第１のカウンタ１３５ａによりカウントされるカウント数の演算には、２のｎ乗（ｎは整数）の積を用い、第２のカウンタ１５２ａによりカウントされるカウント数の演算には、２のｍ乗（ｍは整数かつｎ＞ｍ）の積を用いてもよい。
【０１５３】
（他の実施例）
本発明は、実施例１、２で説明したレーザープリンタのポリゴンミラーのモータ以外にも、一般に同様な加減速デジタルインターフェイスおよびモータ回転同期信号取得手段を備えたモータ制御に適用可能である。
【０１５４】
例えば、カラープリンタの画像形成部の駆動等、位相制御が必要な駆動系のモータ制御において、ＢＤ信号の代わりに、モータ軸に固定された磁性体またはコイル等によって発生する磁界または電流の変動検知により、発生されるパルス信号であるＦＧ信号などに基づくモータ回転同期信号を用いてこの制御を適用することも可能である。
【０１５５】
以上、本発明について３実施例を記述したが、デジタル演算器については、実施例１のようにデジタル乗除算器１８１とデジタル加減算器１８２を併用する場合は勿論のこと、実施例２のようにデジタル乗除算器１８１のみとし、デジタル加減算器１８２は他の構成として形成することもできる。
【０１５６】
【発明の効果】
以上説明したように、本発明によれば、モータの回転速度及び回転位相を、低コストで、すばやく、精度よく制御することができるモータ回転制御装置を提供できる。
【０１５７】
また、このモータ回転制御手段を画像形成装置、特に、多色の画像を合成する必要があるカラーレーザービームプリンタに適用した場合には、制御に時間をかけることなく、位相制御により色ずれを極めて小さくすることができ、すばやくかつ画質の向上した画像形成装置を提供することができる。
【図面の簡単な説明】
【図１】 本発明の特徴をもっとも良く表す図であり、本発明の実施例１による制御回路の構成を示すブロック図である。
【図２】 本発明の実施例１によるスキャナモータの加速状態、減速状態、速度維持状態における制御指令を表す図である。
【図３】 本発明の実施例２による制御回路の構成を示すブロック図である。
【図４】 本発明の実施例２によるスキャナモータの加速状態、減速状態、速度維持状態における制御指令を表す図である。
【図５】 従来例による画像形成装置の概念的構成図である。
【図６】 従来例による制御回路とスキャナモータユニットの全体構成図である。
【図７】 従来例によるスキャナモータの加速状態、減速状態、速度維持状態における制御指令を表す図である。
【図８】 従来例による制御回路の構成を示すブロック図である。
【符号の説明】
１１０ ／ＢＤ信号
１１３ ＢＤＮ信号
１２３ ／ＡＣＣ信号
１２４ ／ＤＥＣ信号
１３５ａ 第１のカウンタ
１３９ 高速クロックＣＬＫ
１３９Ｂ 速度目標値信号
１５０ ＲＥＦ信号
１５２ａ 第２のカウンタ
１５４ｂ セレクタ
１５７ ／ＰＡＣＣ信号
１５８ ／ＰＤＥＣ信号
１６０ １７ｂｉｔ位相差情報
１６０ａ 出力２ｂｉｔ
１６１ ／ＦＡＣＣ信号
１６２ ／ＦＤＥＣ信号
１６３ ／ＰＥＮ信号
１７５ 位相差デジタル制御量
１８１ デジタル乗除算器
１８２ デジタル加減算器

Claims (5)

1. モータを駆動するモータ駆動回路に加速信号及び減速信号を供給するモータ回転制御装置であって、
   モータ回転同期信号と前記モータの回転位相目標となる基準同期信号とから位相差信号を生成する位相差検出手段と、
   前記位相差信号に応じて位相制御信号を生成する位相制御手段と、
   前記位相制御信号を用いて、前記モータの回転速度目標となる速度目標値を補正する補正手段と、
   前記補正された速度目標値と前記モータ回転同期信号との速度差に応じた前記加速信号及び前記減速信号を生成する速度制御手段と、を備え、
   前記位相差信号に対する前記モータの速度変化の応答ゲインは、前記速度差に対する前記モータの速度変化の応答ゲインよりも小さく、
   前記位相制御手段は、
   前記位相差信号の絶対値が第１の閾値より大きい場合には、前記位相差信号から前記位相制御信号を生成し、
   前記位相差信号の絶対値が前記第１の閾値より小さく、かつ第２の閾値より大きい場合には、前記位相制御信号として第１の所定値を出力し、
   前記位相差信号の絶対値が前記第２の閾値より小さい場合には、前記位相制御信号として、前記第１の所定値よりも小さい第２の所定値を出力することを特徴とするモータ回転制御装置。
2. 前記位相差信号の絶対値が前記第１の閾値より大きい場合に生成される前記位相制御信号は、前記位相差信号の所定数の下位ビットを切り捨てられた信号であることを特徴とする請求項１記載のモータ回転制御装置。
3. 前記第２の所定値は０であり、前記補正手段において前記速度目標値が補正されないことを特徴とする請求項１又は２に記載のモータ回転制御装置。
4. 前記モータの回転速度を所定の速度まで立ち上げる際は、前記位相制御信号を用いて前記速度目標値を補正しないように制御する制御手段を有することを特徴とする請求項１ないし３のいずれか１項に記載のモータ回転制御装置。
5. 請求項１ないし４のいずれか１項に記載のモータ回転制御装置を備えた画像形成装置であって、
   レーザービームの発光源であるレーザーユニットと、
   前記レーザーユニットから発光されたレーザービームを偏向する回転多面鏡と、
   前記偏向されたレーザービームによって潜像が形成される感光体と、
   前記レーザービームを検知する検出手段と、
   前記検出手段の検出結果信号を前記回転多面鏡の面数に応じて分周し、前記モータ回転同期信号を生成する分周手段と、を有することを特徴とする画像形成装置。

Images