JP5549128B2 - 画素クロック生成装置、画像形成装置、画素クロック生成方法、画像形成方法 - Google Patents
画素クロック生成装置、画像形成装置、画素クロック生成方法、画像形成方法 Download PDFInfo
- Publication number
- JP5549128B2 JP5549128B2 JP2009159180A JP2009159180A JP5549128B2 JP 5549128 B2 JP5549128 B2 JP 5549128B2 JP 2009159180 A JP2009159180 A JP 2009159180A JP 2009159180 A JP2009159180 A JP 2009159180A JP 5549128 B2 JP5549128 B2 JP 5549128B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel clock
- frequency
- error
- unit
- clock generation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
この走査速度ムラを引き起こす要因は、ポリゴンミラー等の偏向器の偏向反射面の回転軸からの距離のばらつき、すなわちポリゴンミラーの偏芯や、ポリゴンミラーの各面の面精度などである。この種の誤差は数ライン、例えばポリゴンミラーの面数分のライン数の周期性を持った誤差となる。
走査平均速度とはポリゴンミラーの各面の走査速度の平均を示し、このような走査速度ムラを引き起こす要因としては、ポリゴンミラーの回転速度の変動や、温度、湿度や振動等の種々の環境変動による走査光学系の変動によるものがある。また温度変動等により光源である半導体レーザの発振波長が変化するため走査光学系の色収差により走査速度が変動するものなどがある。この種の誤差は比較的緩やかな変動となる。
例えば半導体レーザアレイ等の複数の光源を備え、共通の走査光学系で複数の光ビームを同時に走査するマルチビーム光学系の場合に生じる走査速度ムラである。この主な要因としては、各光源の発振波長に差があり、走査光学系の色収差により走査速度が変動することが挙げられる。なお発振波長の変動は光源毎に異なるので、(2)の誤差は光源毎に異なることもある。また複数の光源の組み付け精度によっても複数ビームの走査速度に差を生じる。
複数の感光体・走査光学系を備えて多色対応とした画像形成装置の場合には、各走査光学系の走査速度差が、画像品質に大きく影響する。この主な要因は、走査光学系の各部品の製造精度や組付け精度、経時変化などによる変形などがある。また、光源も異なるので前述の(3)の誤差も生じる。この誤差は、走査平均速度そのものが異なり、さらに上記誤差(1)、(2)が個別に生じる。なお、画像形成装置の中には走査光学系の一部ユニットを共通に用いるものもあるが、それぞれの光源から被走査媒体(感光体)への光路は異なるので、これも(4)の誤差に含まれる。
図29(a)は1ライン中の走査速度の非線形性誤差の一例を示すものである。横軸xは走査ラインの位置であり、縦軸は位置xに対する走査速度V(x)である。一点鎖線Vavgは1ライン中の走査速度の平均値である。このような走査速度変動を生じた時、一定速度で走査した理想値からのずれΔは図29(b)のようになる。ずれΔは、ドット位置ずれを意味し、画像劣化を招く。なお、図29において位置X2からX1の方向に走査する場合は、理想値からのずれΔは点線のようになる。従って、特にこのように走査中心に対して非対称な位置ずれを生じる走査光学系において走査を双方向に行う場合、色ずれが大きくなり、画像劣化は重大となる。さらに、ポリゴンミラーの各面の面精度により、この非線形性誤差の誤差量及び分布は面毎に異なることもある。また、この誤差は走査光学系毎にも異なる。
図1は、第1の実施形態としての画像形成装置100の全体構成図の一例を示す。画像形成装置100は、半導体レーザ101、コリメータレンズ102、シリンダレンズ103、ポリゴンミラー104、感光体105、fθレンズ106、トロイダルレンズ107、フォトディテクタ(以下、単に「PD」という。)108、ミラー110、画素クロック生成部111、画像処理部112、変調データ生成部113及びレーザ駆動部114を有する。
〔走査速度の誤差(1)〜(5)の補正方法の概略〕
図2は、本実施形態における、前述した走査速度の誤差(1)〜(4)の補正方法の概略を説明するための図の一例である。図2において図1と同一部には同一の符号を付し、その説明は省略する。
PD108がSPSYNCを検出した時刻をt0、走査ビームが画像領域の先端位置にある時刻をt1、後端位置にある時刻をt2とすると、
θo=ω・(t1-t0)、
θ=ω・(t2-t1)
となる。「ω」は、ポリゴンミラー104の角速度〔rad/sec〕である。
t2-t1=Nx・Tp
となる。
まず、走査光学系の角速度-線速度変換効率の設計中心値(以下、「ノミナル値」という)をαnomとし、これを初期値とする。このときのラインドット数を示す基準値をNnomとすると、Nnom=Nx・(60・αnom/Lx) であり、これに基づき制御される画素クロック周期をTpnomとおく。このとき、Lx=αnom・ωNx・Tpnom が成立する。
Lx+ΔL=αtar・ωNx・Tpnom …(a)
である。ここで、ΔLが0となる画素クロック周期Tptarを生成するための基準値がNrefであるので、
Lx=αtar・ωNx・Tptar …(b)
となる。
Nnom・Tpnom=Nref・Tptar …(c)
である。
(Lx+ΔL)/Lx = Tpnom/Tptar = Nref/Nnom …(d)
が得られる。
よって、Nnomとして測定した誤差ΔLから変換効率αの誤差が分かり、上式により基準値Nrefへ反映できる。
次に、上述の画像形成装置100における画素クロック生成部111の詳細な実施形態を図面に基づき説明する。
図3は、本実施形態による画素クロック生成部111のブロック図の一例を示す。画素クロック生成部111は、高周波クロック生成部1、エッジ検出部2、分周器4、比較部5及び周波数変調部7を有する。これらは、例えばロジック回路で構成される。
Lerr = diffN・K+SPm (式1)
ここで、diffN = n - Nref, SPm = m2, Tp = K・Tv, Tp:PCLKの周期である。
Lerr = diffN・K + SPm-RefM
と演算するようにすると、より正確な画素クロック周波数の制御が行えるようになる。
K(n+1) = Kn + Err/Nref (式2)
分周器4に設定する分周比Mnowは自然数であるのに対し、周波数設定値Kは、実数であるため、周波数設定値Kを整数部Mとa桁(2進数表記)の小数部Fとに分け、Na=2^aとすると、K=M+F/Naと表すことができる。周波数設定値変換部33は、周波数設定値Kを分周器4に設定する分周比Mnowに変換する。ここで分周比MnowをNaサイクルにF回、M+1とし、他のサイクルでMとすることにより、分周器4に設定する分周比を平均してKに近づけるようになっている。ここで、周波数設定値Kの丸め誤差は、最大でNref/Naとなるので、小数部の桁数aは、所望の誤差許容値に収まるように予め決定される。
制御対象値を周波数設定値Kとし、その目標値をKtarとして置き換えると、その制御ブロック図は図7のように表せる。オープンループゲインG(s)は、sドメインで表すと下式のようになる。なお、図7の制御ブロック図は公知のPI(比例積分)制御系であるので、詳細な説明は省く。
なお、周波数設定値Kのとき比較部5でカウントされる画素クロック数nと画素クロック1サイクルに満たない端数SPmを用いて
Ktar・Nref=K・n+SPm
と表せるので、目標値をKtarと制御値Kの偏差εは
ε=Ktar-K=1/Nref(K・n+SPm)-K =1/Nref((n-Nref)・K+SPm)
である。一方、本実施形態より導かれる(式1)を変形して再掲すると
Lerr=(n-Nref)・K+SPm
であるので、両式より
ε=1/Nref・Lerr
であるので、本実施形態の制御系は図7に示した制御ブロック図の制御系と等価であることがわかる。
図9は、第2の実施形態としての画像形成装置100の全体構成図の一例を示す。第2の実施形態は、図9に示すように、第1の実施形態における画素クロック生成部111に代えて、画素クロック生成部200を設けた点が相違する。
図12は、第3の実施形態としての画像形成装置100の全体構成図の一例である。本実施形態の画像形成装置100は、図12に示すように、第1の実施形態における画素クロック生成部111に代えて、画素クロック生成部118を設け、変調データ生成部113に対して変調データ生成部119を設けた点が相違する。なお、本実施の形態においては、第1の実施形態を構成する構成要素と同一な構成要素については、同一の符号を付して、説明を省略する。
diffM = Endcnt・Mp+(EPqp-Endqp)
ここでMpはGCLKの時間情報分割数であり、本実施例では64である。
誤差演算部83は、下記の演算を行い多相クロックVCLK0〜15の位相差Tvを単位とする誤差Lerrを出力する。
Lerr = diffN・K+diffM
ここで、Tp = K・Tv, Tp:PCLKの周期である。
図18は、第4の実施形態としての画像形成装置100の一例を示す。第2の実施形態が、第1の実施形態における画素クロック生成部111に代えて、画素クロック生成部200を設けたのと同様に、第4の実施の形態は、図18に示すように、第3の実施形態における画素クロック生成部118に代えて、画素クロック生成部318を設けた点が相違する。 なお、本実施形態において、第1の実施形態を構成する構成要素と同一な構成要素については、同一の符号を付して、説明を省略する。
ここまでの説明では、ポリゴンミラー104は理想的であるとし、同期信号SPSYNCの時間間隔(ライン周期)は各々の面で等しいとしていた。しかしながら、実際には、ポリゴンミラー104の中心から各面に対して引いた垂線が、それぞれなす角が等しくなるように製造すること(6面であれば60度として製造すること)は困難である。あるいは製造できたとしても大幅なコストアップになる。
以下に説明する第5の実施形態はこの課題を解決するものである。
図20は、第5の実施形態としての画像形成装置100の一例を示す。第5の実施形態は、図20に示すように、第1の実施形態における画素クロック生成部111に代えて、画素クロック生成部300を設けた点が相違する。また、画素クロック生成部300は、第1の実施形態における画素クロック生成部111に対して、オフセット誤差除去部6を設けている。オフセット誤差除去部6に対象ラインの誤差Lerrを入力し、誤差Lerrから上述のオフセット誤差を除去した出力Lerr'を周波数変調部7に入力するようにした点が相違する。なお、本実施形態においては、第1の実施形態を構成する構成要素と同一な構成要素については、同一の符号を付して、説明を省略する。
Lerr'=1/6・Σ(δi+ΔTi)
となる。ここでΣはi=1〜6の和を示す。オフセット誤差の1回転分の和ΣΔTiは0であるので、Lerr'=1/6・Σδi となり、オフセット誤差を除去した誤差分の平均値が毎ライン得られることが分かる。
本実施形態では、複数の光源からの出射光を共通の走査光学系を用いて感光体に照射して画像(静電潜像)を形成するマルチビーム走査光学系を用いた画像形成装置100について説明する。なお、本実施形態において、第1の実施形態を構成する構成要素と同一な構成要素については、同一の符号を付して、説明を省略する。
またミラー110の一端にはフォトディテクタPD(108)が配置されており、走査の開始が検出される。つまりポリゴンミラー104により反射された2つの光源から出射されたレーザ光は感光体105を1ライン走査する前に、順次PD108に入射される。PD108では入射されたレーザ光を同期信号SPSYNCに変換し、同期信号分離部126に入力する。2つの光源は感光体105上を、時差を持って走査するように配置されているので、同期信号分離部126は、同期信号SPSYNCをそれぞれの光源に対応した同期信号SPSYNCaとSPSYNCbに分離する。
本実施形態では、タンデム方式と称される複数の感光体157a〜dを有する多色対応の画像形成装置100について説明する。タンデム方式の画像形成装置100は、シアン、マゼンダ、イエロー、ブラックの各色に対応した別々の感光体を備え、走査光学系もそれぞれの感光体に対応して備えられ、各色に対応した画像(静電潜像)をそれぞれの感光体上に形成するようになっている。したがって本実施の形態としての画像形成装置100は、1枚の画像形成媒体(例えば、紙)に各色の画像を転写することにより、カラー画像を形成する。この実施形態は単純には図1の画像形成装置100を4つ備えることにより実現できる。また、小型化のため走査光学系の一部を共通化した形態も採られるが、それぞれの光路は異なるので、異なる画像形成装置100を複数個備えたものと考えてよい。
図27は、画像形成装置100のハードウェア構成図の一例を示す。MFPは、コントローラ1050と、操作パネル1033と,エンジン部1034と、FAX制御ユニット1035を有する。コントローラ1050は、CPU1021と,システムメモリ1022と,NB(ノースブリッジ)1023と,SB(サウスブリッジ)1027と,ASIC(Application Specific Integrated Circuit)1025と,ローカルメモリ1024と,HDD1026と、NIC(ネットワークインターフェースカード)1028と,USBデバイス1029と,IEEE1394デバイス1031と、セントロニクスデバイス1032とを含む。
2、52 エッジ検出部
4、60、65 分周器
5、55 比較部
7、202 周波数変調部
11、31、72、75、81、 カウンタ
12、82、311、313 減算部
13、83 誤差演算部
17、201 周波数演算部
20 フィルタ
21、23、27、303、315 乗算部
22 積算部
24、25、28、30、206、208、302、314 加算部
26 積算値保持部
29 設定値保持部
32 変換部
33、207 周波数設定値変換部
54 計数部
58 画素クロック出力部
61 PFD
62 LPF
63 VCO
64a〜64h 差動バッファ
70 SET時間演算部
71 RST時間演算部
73、74、76 F/F
77、78 遅延部
79 SR−F/F
84 誤差検出部
100 画像形成装置
101、124、125、161 半導体レーザ
102、122、123 コリメータレンズ
103、120 シリンダレンズ
104、151、1003 ポリゴンミラー
105、157a〜157d 感光体
106 fθレンズ
107 トロイダルレンズ
108、171a〜171d、1004 フォトディテクタ(PD)
110、170a〜170d ミラー
111、118、127、130、164、200、211、300、318 画素クロック生成部
112、133、165 画像処理部
113、119、128、131、163 変調データ生成部
114、129、132、162 レーザ駆動部
126 同期信号分離部
152a〜152d 走査レンズ
153a〜153d 155a〜d、折り返しミラー
158 中間転写ベルト
203 周波数変調データ生成部
204 周波数変調データ格納部
205 周波数変調制御部
316 オフセット誤差保持部
319 基準面誤差保持部
Claims (12)
- ポリゴンミラーで偏向された光を、レンズを通過させて走査する走査光学系と、
周期的に入力される1つの同期信号の時間間隔と、前記レンズを含む前記走査光学系の角速度-線速度変換効率の変換誤差が走査速度に与える速度誤差に基づき決定される目標値と、の誤差を出力する比較手段と、
前記誤差に従って演算した画素クロック周波数の設定値に基づき、前記画素クロック周波数を指定する周波数指定信号を出力する周波数演算手段と、
前記周波数指定信号に基づいて、前記画素クロック周波数の画素クロックを生成する画素クロック生成手段と、
を有することを特徴とする画素クロック生成装置。 - 1周期の開始を検出して同期信号を出力する1つだけの同期信号検出手段と、
高周波クロックを生成する高周波クロック生成手段と、を有し、
前記画素クロック生成手段は、前記周波数演算手段が出力する前記周波数指定信号に基づく分周比で前記高周波クロックを分周して、前記画素クロック周波数の画素クロックを生成する、ことを特徴とする請求項1記載の画素クロック生成装置。 - 高周波クロックを生成する高周波クロック生成手段を有し、
当該高周波クロック生成手段は、前記高周波クロックを位相差Tvずつ互いに位相をずらした多相クロックを生成するものであって、
前記多相クロックの位相差Tvを単位時間とし、前記周波数指定信号を取得する毎に、前記単位時間の数を計数した基準信号を生成し、前記画素クロック生成手段に前記基準信号を出力する計数手段を有し、
前記画素クロック生成手段は、前記基準信号に基づき画素クロックを生成する、
ことを特徴とする請求項1記載の画素クロック生成装置。 - 前記周波数演算手段は、
前記画素クロック生成手段が生成した画素クロック毎に、画素クロック単位で設定された画素クロック周波数の平均値からの差分を読み出して、該差分に従って、前記画素クロック周波数の設定値を演算する、
ことを特徴とする請求項1記載の画素クロック生成装置。 - N回周期で変動する前記時間間隔のオフセット誤差値を除去して補正誤差を算出するオフセット誤差除去手段を備え、
前記周波数演算手段は、前記補正誤差に従って前記画素クロック周波数の設定値を演算する、ことを特徴とする請求項1〜4いずれか1項記載の画素クロック生成装置。 - 前記オフセット誤差除去手段は、
前記比較手段が算出した前記誤差の直近N回分の平均値を前記補正誤差とする、
ことを特徴とする請求項5記載の画素クロック生成装置。 - 前記オフセット誤差除去手段は、
前記比較手段によって算出された前記誤差の直近N回分の平均値を算出する誤差平均値算出手段と、
前記比較手段によって算出された前記誤差から、直近N回分の前記平均値を減じて、前記オフセット誤差値をN個算出して保持し、保持した前記N個の前記オフセット誤差値を同期信号毎に循環選択して出力するオフセット誤差算出手段とを備え、
前記比較手段によって算出された前記誤差から、前記オフセット誤差算出手段の出力する前記オフセット誤差値を減じて前記補正誤差を出力する、
ことを特徴とする請求項5記載の画素クロック生成装置。 - 前記オフセット誤差除去手段は、
前記比較手段によって算出されたN回周期の前記誤差の何れか1つを基準誤差値として保持する基準誤差値算出手段と、
前記比較手段によって算出された前記誤差から、前記基準誤差値を減ずることによって前記オフセット誤差値をN個算出して保持し、保持した前記N個のオフセット誤差値を同期信号毎に循環選択して出力するオフセット誤差算出手段とを備え、
前記比較手段によって算出された前記誤差から、前記オフセット誤差算出手段の出力する前記オフセット誤差値を減じて前記補正誤差を出力する、
ことを特徴とする請求項5記載の画素クロック生成装置。 - 請求項1〜8いずれか1項記載の画像クロック生成装置と、
前記画素クロックに基づき画像データをパルス変調したパルス変調信号を生成する変調データ生成手段と、
前記パルス変調信号により光源を駆動する光源駆動手段と、
前記光源からの光を、回転軸の周りに設けられたN個の偏向反射面で反射するポリゴンミラーと、
前記ポリゴンミラーに前記光源から出力される光束を入射して偏向させることにより被走査媒体上に走査させる光走査手段と、
を有することを特徴とする画像形成装置。 - 複数の前記光源と、周期的に入力してくる同期信号を各光源に対応した同期信号に分離する検出信号分離手段と、を有し、
前記比較手段は、複数の前記光源毎に、周期的に入力してくる同期信号の時間間隔と、前記光源毎の目標値とをそれぞれ比較して、前記光源毎に前記目標値との誤差を出力し、
前記周波数演算手段は、前記光源毎に、前記比較手段が出力する複数の前記誤差に従って画素クロック周波数の前記設定値を演算し、演算した前記設定値に従って、前記光源毎に、画素クロック周波数を指定する周波数指定信号を生成し、
前記画素クロック生成手段は、前記光源毎に生成された前記周波数指定信号に基づいて、前記画素クロック周波数の前記画素クロックを生成する、
ことを特徴とする請求項9記載の画像形成装置。 - ポリゴンミラーで偏向された光を、レンズを通過させて走査する走査光学系を備えた画素クロック生成装置の画素クロック生成方法であって、
比較手段が、周期的に入力される1つの同期信号の時間間隔と、前記レンズを含む前記走査光学系の角速度-線速度変換効率の変換誤差が走査速度に与える速度誤差に基づき決定される目標値と、の誤差を出力するステップと、
周波数演算手段が、前記誤差に従って演算した画素クロック周波数の設定値に基づき、前記画素クロック周波数を指定する周波数指定信号を出力するステップと、
画素クロック生成手段が、前記周波数指定信号に基づいて、前記画素クロック周波数の画素クロックを生成するステップと、
を有することを特徴とする画素クロック生成方法。 - ポリゴンミラーで偏向された光を、レンズを通過させて走査する走査光学系を備えた画像形成装置の画像形成方法であって、
比較手段が、周期的に入力される1つの同期信号の時間間隔と、前記レンズを含む前記走査光学系の角速度-線速度変換効率の変換誤差が走査速度に与える速度誤差に基づき決定される目標値と、の誤差を出力するステップと、
周波数演算手段が、前記誤差に従って演算した画素クロック周波数の設定値に基づき、前記画素クロック周波数を指定する周波数指定信号を出力するステップと、
画素クロック生成手段が、前記周波数指定信号に基づいて、前記画素クロック周波数の画素クロックを生成するステップと、
変調データ生成手が、前記画素クロックに基づき画像データをパルス変調したパルス変調信号を生成するステップと、
光源駆動手段が、前記パルス変調信号により光源を駆動するステップと、
ポリゴンミラーが、前記光源からの光を、回転軸の周りに設けられたN個の偏向反射面で反射するステップと、
光走査手段が、前記ポリゴンミラーに前記光源から出力される光束を入射して偏向させることにより被走査媒体上に走査させるステップと、
を有することを特徴とする画像形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009159180A JP5549128B2 (ja) | 2009-07-03 | 2009-07-03 | 画素クロック生成装置、画像形成装置、画素クロック生成方法、画像形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009159180A JP5549128B2 (ja) | 2009-07-03 | 2009-07-03 | 画素クロック生成装置、画像形成装置、画素クロック生成方法、画像形成方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011011504A JP2011011504A (ja) | 2011-01-20 |
JP2011011504A5 JP2011011504A5 (ja) | 2012-07-12 |
JP5549128B2 true JP5549128B2 (ja) | 2014-07-16 |
Family
ID=43590832
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009159180A Active JP5549128B2 (ja) | 2009-07-03 | 2009-07-03 | 画素クロック生成装置、画像形成装置、画素クロック生成方法、画像形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5549128B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6065556B2 (ja) | 2011-12-19 | 2017-01-25 | 株式会社リコー | 画像形成装置、画像形成装置の調整方法、画像形成装置の生産方法、及び画像形成システム |
JP6315065B2 (ja) * | 2011-12-19 | 2018-04-25 | 株式会社リコー | 画像形成装置 |
JP6070157B2 (ja) * | 2012-12-18 | 2017-02-01 | 株式会社リコー | 画像形成装置及び画像形成方法 |
JP2014191144A (ja) * | 2013-03-27 | 2014-10-06 | Kyocera Document Solutions Inc | 光走査装置及び画像形成装置 |
JP2015127108A (ja) * | 2013-12-27 | 2015-07-09 | 株式会社リコー | 画像クロック生成装置及び画像形成装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000152001A (ja) * | 1998-09-15 | 2000-05-30 | Xerox Corp | ラスタ出力スキャナの非線形色ずれを補正する電子回路 |
JP2001094743A (ja) * | 1999-09-24 | 2001-04-06 | Fuji Photo Film Co Ltd | シェーディング補正データ管理方法および画像読取装置 |
US6151152A (en) * | 1999-12-21 | 2000-11-21 | Xerox Corporation | Reference frequency and facet to facet error correction circuit |
JP2002182139A (ja) * | 2000-12-18 | 2002-06-26 | Ricoh Co Ltd | 光走査装置および画像形成装置 |
JP4305827B2 (ja) * | 2003-03-03 | 2009-07-29 | 株式会社リコー | 画素クロック生成装置及び画像形成装置 |
JP2005096094A (ja) * | 2003-09-22 | 2005-04-14 | Ricoh Co Ltd | カラー画像形成装置、半導体レーザ変調駆動装置および画像形成装置 |
JP4916125B2 (ja) * | 2005-04-26 | 2012-04-11 | 株式会社リコー | 画素クロック生成装置、パルス変調装置、および画像形成装置 |
JP2009139719A (ja) * | 2007-12-07 | 2009-06-25 | Canon Inc | 光走査装置及び画像形成装置 |
-
2009
- 2009-07-03 JP JP2009159180A patent/JP5549128B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011011504A (ja) | 2011-01-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100890977B1 (ko) | 화소 클록 생성기, 펄스 변조기 및 화상 형성 장치 | |
JP4909966B2 (ja) | 画素クロック生成装置及び画像形成装置 | |
US7656422B2 (en) | Pulse width modulaton device and image forming apparatus | |
JP4336177B2 (ja) | 画素クロック生成装置、光走査装置及び画像形成装置 | |
JP5593749B2 (ja) | 画素クロック生成装置、画像形成装置 | |
JP4815363B2 (ja) | 光走査装置及び画像形成装置 | |
JP5549128B2 (ja) | 画素クロック生成装置、画像形成装置、画素クロック生成方法、画像形成方法 | |
JP4546845B2 (ja) | 光ビーム走査装置、画像形成装置及び倍率誤差補正方法 | |
US7551192B2 (en) | Optical-beam scanning apparatus and image forming apparatus | |
JP4726061B2 (ja) | 画素クロック生成装置、パルス変調装置及び画像形成装置 | |
JP4796408B2 (ja) | 画像形成装置 | |
JP4963600B2 (ja) | 画素クロック生成装置および画像形成装置 | |
JP2007229932A (ja) | 画素クロック生成装置および画像形成装置 | |
US10698198B2 (en) | Pixel clock generating device, image writing device, and image forming apparatus | |
JP4630675B2 (ja) | 画像形成装置及び画像倍率補正方法 | |
JP2004025461A (ja) | 画像形成装置 | |
JP2005219386A (ja) | 画像形成装置 | |
JP2005231326A (ja) | 画素クロック生成装置、光走査装置及び画像形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120524 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120524 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130829 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130903 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131101 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140204 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140403 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140422 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140505 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5549128 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |