JP2827446B2 - 電動機の速度検出方法 - Google Patents

Description

【発明の詳細な説明】 A.産業上の利用分野 本発明は電動機速度制御遅れが生じないように演算時
点の速度を予測検出する電動機の速度検出方法に関す
る。

B.発明の概要 本発明は、速度演算に相当する周期の一定周期信号の
入力後４逓倍パルスピックアップ信号をカウントするカ
ウント値が設定された第１のカウンタと、第１のカウン
タのカウント中基準クロックをカウントする第２のカウ
ンタと、前記一定周期信号の入力時から第２のカウンタ
のカウント開始まで基準クロックをカウントする第３の
カウンタを用いて、第１のカウンタのカウント完了と同
時にINTR割込を発生させ、各カウンタのカウントデータ
と各カウンタの前回データを使用して速度演算を実行
し、今回の速度予測値を得るようにしたものである。

C.従来の技術 パルスピックアップ等で電動機速度に比例する周波数
のパルス列を得て、速度設定パルス列と比較して電動機
の可変速度制御を行う場合、例えば、可変速範囲が1:n
であれば、パルス列の１パルス間隔は１〜ｎまで変化
し、高速時の精度を出すために基準クロックパルス列の
周波数を高くすると、低速時にはカウンタがオーバーフ
ローしてしまうという不都合が生じ、これを避けるため
には高速時の精度を犠牲にせざるを得なかった。

このため、従来は第３図に示す回路を用いた電動機の
速度検出方法により精度，応答時間共可変速範囲全域に
亘り常に一定となるようにしている。

第３図の回路について説明する。3,4はデータバスに
接続されたプログラマブルカウンタで、第１のカウンタ
３は電動機の速度を検出するパルスピックアップP.P
（図示せず）よりの位相差を有するパルスピックアップ
信号A,Bを４逓倍回路１で４逓倍した４逓倍パルスピッ
クアップ信号4f_ppを設定カウント値C_Nカウントし、また
第２のカウンタ４は第１のカウンタ３のカウント中基準
クロックT_CLKをカウントしカウントデータC_Mを得るよう
になっている（以下第1,第２カウンタ3,4を＃0,＃１カ
ウンタという）。

次にこの回路による速度検出方法を第４図に示すフロ
ーチャートを参照して説明する。

（ｉ）INTR割込処理の終わりので次の計測開始指令を
出力する。

（ii）計測開始指令立ち上がりの次にくる４逓倍パルス
ピックアップ信号4f_ppから＃０カウンタは信号4f_ppの
カウントを開始する。

この＃０カウンタの設定カウント値C_Nは速度制御イン
ターバル周期より短くなるように設定されている。

＃０カウンタのカウント中＃１カウンタは基準クロッ
クT_CLKをカウントする。

（iii）カウント開始直後ので前回の速度検出値を使
って速度制御処理（ASR処理）を行う。

（iv）＃０又は＃１カウンタのカウント完了によりIN
TR割込が入る。

＃0,＃１よりのカウントデータC_N,C_Mをコンピュータ
に読み速度検出演算 を行い速度Ｎを算出する。（Ｋは係数） （ｖ）速度検出処理の終わりにて次の計測開始指令を
出力する。

D.発明が解決しようとする課題 第５図に速度制御サンプリングに同期して速度検出サ
ンプリングが開始できると考えた場合の例を示す。

この場合、速度検出値は検出サンプル時間における平
均値と近似できるので、速度制御サンプリング時（ASR
処理）の実速度との間に第５図に示すような検出遅れが
発生する。これを補償するためには次のような予測演算
が必要となる。

ただし、N_n:今回の速度検出値 N_n-1:前回の速度検出値 しかし、前記従来の速度検出方法では速度制御と速度
検出サンプリングとの同期がとれていないので、このよ
うな予測演算を行うことができなかった。

そのため速度制御処理で使用する速度検出値は最新の
データであるが、速度アンプ（Ｎアンプ）演算地点のデ
ータではないので、速度制御に遅れが発生し、高応答化
やオーバーシュートレスの制御が困難となっている。

本発明は、従来のこのような問題点に鑑みてなさたも
のであり、その目的とするところは、速度検出値 の予想が可能となり、高応答の速度制御が可能となる電
動機の速度検出方法を提供することにある。

E.課題を解決するための手段 上記目的を達成するために、本発明における電動機の
速度検出方法は、電動機の速度演算に相当する周期の一
定周期信号入力から電動機に設けたパルスピックアップ
の信号を４逓倍した４逓倍パルスピックアップ信号をカ
ウントするカウント値が設定された第１のカウンタと、
前記一定周期信号入力後最初の４逓倍パルスピックアッ
プ信号が第１のカウンタに入力すると同時に基準クロッ
クのカウントを開始し第１のカウンタのカウント完了と
同時にカウントを停止する第２のカウンタと、前記一定
周期信号が入力すると同時に基準クロックのカウントを
開始し、第２のカウンタのカウント開始するまでのカウ
ント値をホールドする第３のカウンタを用いて、第１の
カウンタのカウント完了と同時に速度演算装置にINTR割
込を発生させ、各カウンタのカウントデータと各カウン
タの前回データを使用して速度演算を実行し、今回の速
度予測値を得るようにしたものである。

F.作用 第３のカウンタは一定周期信号が入力すると基準クロ
ックをカウントし、第２のカウンタがカウント開始する
とカウントを停止して第２のカウンタがカウントを始め
るまでの４逓倍パルスピックアップ信号の１クロック分
誤差を計測する。

第１のカウンタは一定周期信号が入力すると４逓倍パ
ルスピックアップ信号を設定されているカウント値をカ
ウントし速度検出サンプル時間を決定する。

第２のカウンタは第１のカウンタが４逓倍パルス信号
の最初の信号をカウントしてからカウント完了までの期
間基準クロックをカウントする。

第１のカウンタのカウント完了と同時にINTR割込を発
生させ速度検出処理を行う。速度制御と速度検出サンプ
リングとは同期がとれており、上記一定周期の一周期間
は既知であるので、各カウンタのカウントデータ及び前
回カウントデータを用いて今回の速度予測値を演算によ
り求めることができる。

G.実施例 本発明の実施例について図面を参照して説明する。

第１図において、１はパルスピックアップPP（図示せ
ず）よりの位相を異にする信号A,Bが入力され４逓倍パ
ルスピックアップ信号4f_ppを出力する４逓倍回路、２は
データバス、３はデータバスよりもデータによりカウン
トデータC_N値が設定され速度演算に相当する周期の一定
周期信号T_SNの入力により４逓倍パルスピックアップ信
号4f_ppをカウントする第１のカウンタ（以下＃０カウン
タという）、４は第１のカウンタ３のＯ端子出力が“L"
レベルの期間基準クロックT_CLKをカウントしてカウント
データC_Mを得る第２のカウンタ（以下＃１カウンタとい
う）、５は一定周期信号T_SNの入力により基準クロックT
_CLKをカウントしてパルスピックアップ信号4f_pp1クロッ
ク誤差分のカウント値C_Eをホールドする第３のカウンタ
（以下＃２カウンタという）である。

６は第１のカウンタ３のＯ端子出力が入力され第２の
カウンタ４のＧ端子に出力する否定回路、７は一定周期
信号T_SN及び＃０カウンタのＯ端子出力が入力され第１
のカウンタ３のＧ端子に出力するNAND回路、８は＃１カ
ウンタのＯ端子に接続され計測オーバーフローステータ
スを出力するフリップフロップ、９はNAND回路７に接続
され＃２カウンタのＧ端子に出力するフリップフロップ
回路、10はフリップフロップ８のＱ端子及び＃０カウン
タのＯ端子に接続されINTR割込を出力するOR回路、11は
一定周期信号T_SN及び＃０カウンタのＯ端子に接続されC
_Nカウント中ステータスを出力するＤフリップフロップ
回路である。

次にこの回路の予測動作について第２図を参照して説
明する。

第２図は、速度検出サンプリング時間（例えばΔT_SDT
≒0.75ms）における信号4f_ppのカウント値C_N＝４とした
場合のタイムチャートである。

このタイムチャートから明らかなように、予測値は次
式（１）で求めることができる。

ただし、 なお、 で、ΔT_SDT,ΔT_EnはC_M,C_Eで求まる。Ｋは演算用の係数
である。

速度の予測は次のようにして行う。

（ｉ）速度検出サンプル時間（例えばΔT_SDT≒0.75ms）
を決定するための４逓倍パルスピックアップ信号4f_ppの
カウント値C_N＝４に＃０カウンタのカウントデータが設
定される。また、速度検出サンプル時間は速度制御イン
ターバル時間より小さくなるようにC_N＝K_n×N_nで設定さ
れる。ただし、K_nは演算用の係数である。

（ii）一定周期信号T_SN（速度演算に相当する周期＝1m
s）が入力されると、信号4f_ppの１クロック分誤差を計
測する＃２カウンタがカウントを開始して基準クロック
T_CLKの計測を開始する。

（iii）一定周期信号T_SN入力後、最初に入る信号4f_ppの
入力で＃０カウンタ出力が“L"レベルとなり、速度検出
用＃１カウンタがカウントを開始して基準クロックT_CLK
の計測を開始する。

（iv）同時に＃２カウンタは計測を停止し、信号4f_pp1
クロック誤差分でデータのカウント値をホールドする。

（ｖ）＃０カウンタが信号4f_ppをカウント値C_N＝４をカ
ウント完了すると、＃０カウンタ出力が“H"レベルとな
り。速度検出用＃１カウンタはカウントを停止する。同
時にINTR割込が発生して、各カウンタのカウントデータ
C_N,C_M,C_Eとカウンタ前回データを使用して速度演算を実
行する。これにより今回の速度検出値N_nが で求まり、また今回の速度予測値 が前記（１）式により求まる。

（vi）次の一定周期T_SNが入力されると速度制御処理を
開始し、今回の速度予測値 を使って速度アンプ演算等を実行する。

H.発明の効果 本発明は、速度制御処理に同期した一定周期により速
度検出を開始するようにすると共に、速度検出の４逓倍
パルスピックアップ信号の検出開始時の１クロック分誤
差も計測しているので、速度制御処理（ASR）と速度検
出処理の同期がとれ、速度検出データの平均値N_nと速度
制御処理との時間関係が明確になり、第１〜第３のカウ
ントデータにより速度制御処理で用いる速度検出値 の予測が可能となる。しかして、この速度予測値 を用いて電動機の速度制御を行うことにより、従来不可
能であった高応答の速度制御が可能となると共に検出遅
れによるオーバーシュートが発生することがなくなとい
う効果を奏する。

【図面の簡単な説明】

第１図は本発明の実施例にかかる速度検出回路のブロッ
ク回路図、第２図は同回路における速度検出方法を説明
するためのタイムチャート、第３図は従来速度検出回路
を示すブロック回路図、第４図は同回路における速度検
出方法を説明するためのタイムチャート、第５図は速度
予測を説明する曲線図である。 １……４逓倍回路、２……データバス、3,4,5……カウ
ンタ。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】電動機の速度演算に相当する周期の一定周
   期信号入力から電動機に設けたパルスピックアップの信
   号を４逓倍した４逓倍パルスピックアップ信号をカウン
   トするカウント値が設定された第１のカウンタと、前記
   一定周期信号入力後最初の４逓倍パルスピックアップ信
   号が第１のカウンタに入力すると同時に基準クロックの
   カウントを開始し第１のカウンタのカウント完了と同時
   にカウントを停止する第２のカウンタと、前記一定周期
   信号が入力すると同時に基準クロックのカウントを開始
   し、第２のカウンタのカウント開始するまでのカウント
   値をホールドする第３のカウンタを用いて、第１のカウ
   ンタのカウント完了と同時に速度演算装置にINTR割込を
   発生させ、各カウンタのカウントデータと各カウンタの
   前回データを使用して速度演算を実行し、今回の速度予
   測値を得るようにしたことを特徴とした電動機の速度検
   出方法。