JP3135633B2 - 速度検出器 - Google Patents
速度検出器Info
- Publication number
- JP3135633B2 JP3135633B2 JP03258209A JP25820991A JP3135633B2 JP 3135633 B2 JP3135633 B2 JP 3135633B2 JP 03258209 A JP03258209 A JP 03258209A JP 25820991 A JP25820991 A JP 25820991A JP 3135633 B2 JP3135633 B2 JP 3135633B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- output
- signal
- pulse
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Indicating Or Recording The Presence, Absence, Or Direction Of Movement (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は速度検出器に関するもの
で、特に工作機械等に用いられるモータやテーブルの速
度検出を行うのに好適なものである。
で、特に工作機械等に用いられるモータやテーブルの速
度検出を行うのに好適なものである。
【０００２】
【従来の技術】従来、移動、回転方向を判別するため
に、９０゜の位相差を持ったＡ相およびＢ相パルスを用
いる技術が知られている。この場合、９０゜の位相差を
持ったＡ相およびＢ相パルスをエンコーダあるいは位置
読み取り器等から取り出し、単位時間あたりにこれらか
ら発生するパルス数もしくは位置の変化量を求めれば移
動速度、回転速度などを測定することができることが知
られている。
に、９０゜の位相差を持ったＡ相およびＢ相パルスを用
いる技術が知られている。この場合、９０゜の位相差を
持ったＡ相およびＢ相パルスをエンコーダあるいは位置
読み取り器等から取り出し、単位時間あたりにこれらか
ら発生するパルス数もしくは位置の変化量を求めれば移
動速度、回転速度などを測定することができることが知
られている。
【０００３】例えば、図４に示すように、パルスエンコ
ーダ１から出力されるＡ相およびＢ相パルスを方向判別
回路２を介してアップ信号Ｓｕ、ダウン信号Ｓｄに変換
した後、これらをアップダウンカウンタ３を用いて計数
し、その計数結果をバス４を介してコンピュータ装置
（図示せず）に送出して単位時間あたりの位置変化量を
算出し、その算出結果をＤ／Ａコンバータ５で速度や回
転数のアナログ値を得ている。
ーダ１から出力されるＡ相およびＢ相パルスを方向判別
回路２を介してアップ信号Ｓｕ、ダウン信号Ｓｄに変換
した後、これらをアップダウンカウンタ３を用いて計数
し、その計数結果をバス４を介してコンピュータ装置
（図示せず）に送出して単位時間あたりの位置変化量を
算出し、その算出結果をＤ／Ａコンバータ５で速度や回
転数のアナログ値を得ている。
【０００４】この場合、図５に示すように、Ａ相および
Ｂ相パルス、あるいは方向判別回路２の出力であるアッ
プ信号Ｓｕ、ダウン信号Ｓｄを周波数−電圧コンバータ
（以下、Ｆ／Ｖコンバータという）の入力端子に印加
し、時間あたりのパルス数に比例した電圧を得るように
してもよい。
Ｂ相パルス、あるいは方向判別回路２の出力であるアッ
プ信号Ｓｕ、ダウン信号Ｓｄを周波数−電圧コンバータ
（以下、Ｆ／Ｖコンバータという）の入力端子に印加
し、時間あたりのパルス数に比例した電圧を得るように
してもよい。
【０００５】図４および図５の構成において、１ｍｍの
移動についてＡ相パルス、Ｂ相パルスとして位相差９０
゜で１００パルスが発生するものとすれば、Ａ相パルス
またはＢ相パルスを直接カウンタまたはＦ／Ｖコンバー
タに入力すれば１０μｍ／パルスの信号として取り扱う
ことができる。
移動についてＡ相パルス、Ｂ相パルスとして位相差９０
゜で１００パルスが発生するものとすれば、Ａ相パルス
またはＢ相パルスを直接カウンタまたはＦ／Ｖコンバー
タに入力すれば１０μｍ／パルスの信号として取り扱う
ことができる。
【０００６】また、９０゜位相差のＡ相およびＢ相パル
スを図６に示すようにレベルが反転するように交互に相
手パルスと論理を組み合わせると、方向判別と共にＡ相
またはＢ相の１周期の１倍（１パルス／周期）、２倍
（２パルス／周期）、４倍（４パルス／周期）までのパ
ルス信号を得ることができる。このようなパルスを得る
回路を通常「内挿回路」と称しており、その倍率の意味
を含んでそれぞれ１内挿回路、２内挿回路、４内挿回路
という。
スを図６に示すようにレベルが反転するように交互に相
手パルスと論理を組み合わせると、方向判別と共にＡ相
またはＢ相の１周期の１倍（１パルス／周期）、２倍
（２パルス／周期）、４倍（４パルス／周期）までのパ
ルス信号を得ることができる。このようなパルスを得る
回路を通常「内挿回路」と称しており、その倍率の意味
を含んでそれぞれ１内挿回路、２内挿回路、４内挿回路
という。
【０００７】
【発明が解決しようとする課題】エンコーダや位置読取
器の出力波形は理想的には９０゜位相差の方形波である
が、設置されている環境や装置自体の電気的ノイズ、あ
るいは検出しようとしている位置そのものが不安定であ
るなどの理由により、Ａ相またはＢ相パルスのレベルの
変化点（スレッシュホールド）付近で出力パルスが実際
に位置の移動量以上の変化を示すことがある。
器の出力波形は理想的には９０゜位相差の方形波である
が、設置されている環境や装置自体の電気的ノイズ、あ
るいは検出しようとしている位置そのものが不安定であ
るなどの理由により、Ａ相またはＢ相パルスのレベルの
変化点（スレッシュホールド）付近で出力パルスが実際
に位置の移動量以上の変化を示すことがある。
【０００８】図７はこの様子を示すもので、Ｂ相信号が
ＨレベルにあるときにＡ相信号がＬからＨに変化すると
きにカウント値が１増加する状態のとき、Ａ相信号が上
述した不安定要因が原因でＨレベルとＬレベルへとの間
で変化を繰り返すと、カウント値は０と１を往復し、ア
ップ信号Ｓｕとダウン信号Ｓｄが交互に出力されるた
め、方向が定まらない。しかも、速度のアナログ値を得
る為に、Ａ相パルスが直接Ｆ／Ｖコンバータに入力され
ているものとすれば、Ａ相パルスの数に比例したアナロ
グ出力が発生してしまい、存在しない速度が現われるこ
とになる。また、内挿回路により得られたアップ信号Ｓ
ｕ、ダウン信号ＳｄがＦ／Ｖコンバータに入力されてい
る場合にもアナログ出力が取出されることになる。
ＨレベルにあるときにＡ相信号がＬからＨに変化すると
きにカウント値が１増加する状態のとき、Ａ相信号が上
述した不安定要因が原因でＨレベルとＬレベルへとの間
で変化を繰り返すと、カウント値は０と１を往復し、ア
ップ信号Ｓｕとダウン信号Ｓｄが交互に出力されるた
め、方向が定まらない。しかも、速度のアナログ値を得
る為に、Ａ相パルスが直接Ｆ／Ｖコンバータに入力され
ているものとすれば、Ａ相パルスの数に比例したアナロ
グ出力が発生してしまい、存在しない速度が現われるこ
とになる。また、内挿回路により得られたアップ信号Ｓ
ｕ、ダウン信号ＳｄがＦ／Ｖコンバータに入力されてい
る場合にもアナログ出力が取出されることになる。
【０００９】図７の例では、Ａ相の立ち上がり部で説明
してあるが、Ａ相の立ち下がり部、Ｂ相の立ち上がり
部、Ｂ相の立ち下がり部でも同様の現象が起こり得る。
してあるが、Ａ相の立ち下がり部、Ｂ相の立ち上がり
部、Ｂ相の立ち下がり部でも同様の現象が起こり得る。
【００１０】従来は、この問題を解決するため、図８に
示すように、内挿回路で得られたアップ信号Ｓｕ、ダウ
ン信号ＳｄをそれぞれＦ／Ｖコンバータ７、８でＦ／Ｖ
変換し、一方側（ここではダウン側）を反転増幅器９に
より反転させ、反転加算器１０で反転出力と他方側（こ
こではアップ側）を加算するようにして、微小な変動の
影響を除去することが提案されている。
示すように、内挿回路で得られたアップ信号Ｓｕ、ダウ
ン信号ＳｄをそれぞれＦ／Ｖコンバータ７、８でＦ／Ｖ
変換し、一方側（ここではダウン側）を反転増幅器９に
より反転させ、反転加算器１０で反転出力と他方側（こ
こではアップ側）を加算するようにして、微小な変動の
影響を除去することが提案されている。
【００１１】しかし、この例では回路が複雑で、アナロ
グ回路の微妙な調整が必要となるという問題がある。
グ回路の微妙な調整が必要となるという問題がある。
【００１２】本願はこのような従来の問題を解決するた
めになされたもので、安定な動作が可能でかつ煩雑な調
整の不要な速度検出回路を提供することを目的とする。
めになされたもので、安定な動作が可能でかつ煩雑な調
整の不要な速度検出回路を提供することを目的とする。
【００１３】
【課題を解決するための手段】上記課題を解決するた
め、本発明にかかる速度検出器は、移動方向を判別可能
なＡ相およびＢ相のパルスを発生させるパルス発生器
と、これらＡ相およびＢ相のパルスから方向判別のため
の方向判別信号を発生する方向判別内挿回路と、同一方
向の方向判別信号が所定数連続したときにのみ前記方向
判別信号を転送出力する方向判別信号出力回路と、前記
方向判別信号出力回路で発生した単位時間あたりのパル
ス数から速度あるいは回転速度を求める速度検出部とを
備えたものである。
め、本発明にかかる速度検出器は、移動方向を判別可能
なＡ相およびＢ相のパルスを発生させるパルス発生器
と、これらＡ相およびＢ相のパルスから方向判別のため
の方向判別信号を発生する方向判別内挿回路と、同一方
向の方向判別信号が所定数連続したときにのみ前記方向
判別信号を転送出力する方向判別信号出力回路と、前記
方向判別信号出力回路で発生した単位時間あたりのパル
ス数から速度あるいは回転速度を求める速度検出部とを
備えたものである。
【００１４】方向判別信号出力回路が複数段のフリップ
フロップと、その出力と入力信号との論理積をとる回路
を備えるとよい。
フロップと、その出力と入力信号との論理積をとる回路
を備えるとよい。
【００１５】
【作用】本発明にかかる速度検出器ではエンコーダ等か
ら出力されたＡ相またはＢ相パルスがスレッシュホール
ド近辺で不安定な動作をしても、方向判別内挿回路を通
過した後はアップ信号、ダウン信号共にその位相が必ず
ずれていることを利用する。すなわち、内挿回路を通し
て得られたアップ信号、ダウン信号はフリップフロップ
に入力され、初回のパルスでその方向を決定する。次の
パルスが初回と反対側のときはフリップフロップが反転
され、このフリップフロップの状態を元のアップ信号、
ダウン信号の論理積をとることにより、通過したパルス
のみを計数に使用する。
ら出力されたＡ相またはＢ相パルスがスレッシュホール
ド近辺で不安定な動作をしても、方向判別内挿回路を通
過した後はアップ信号、ダウン信号共にその位相が必ず
ずれていることを利用する。すなわち、内挿回路を通し
て得られたアップ信号、ダウン信号はフリップフロップ
に入力され、初回のパルスでその方向を決定する。次の
パルスが初回と反対側のときはフリップフロップが反転
され、このフリップフロップの状態を元のアップ信号、
ダウン信号の論理積をとることにより、通過したパルス
のみを計数に使用する。
【００１６】したがって、ディジタル信号側で不安定状
態で、頻繁に入力レベルが変化するときには、フリップ
フロップで不安定部分が除去されて論理的な安定が得ら
れる。このため、不安定な状態では誤計数の原因となる
アナログ出力が発生せず、速度に対応したアナログ量を
正確に出力することができる。
態で、頻繁に入力レベルが変化するときには、フリップ
フロップで不安定部分が除去されて論理的な安定が得ら
れる。このため、不安定な状態では誤計数の原因となる
アナログ出力が発生せず、速度に対応したアナログ量を
正確に出力することができる。
【００１７】
【実施例】図１は本発明の一実施例を示す回路図であ
る。
る。
【００１８】この回路では、エンコーダ等から取り出さ
れた９０゜位相差を有するＡ相およびＢ相のパルスを方
向判別内挿回路１１でアップ信号Ｓｕ、ダウン信号Ｓｄ
に変換し、これを方向判別信号出力回路１２で不安定要
素を除いてアップパルスＰｕ、ダウンパルスＰｄに整
え、ＦＶ変換器１５、１６で速度または回転数のアナロ
グ信号出力を得るようにしたものである。
れた９０゜位相差を有するＡ相およびＢ相のパルスを方
向判別内挿回路１１でアップ信号Ｓｕ、ダウン信号Ｓｄ
に変換し、これを方向判別信号出力回路１２で不安定要
素を除いてアップパルスＰｕ、ダウンパルスＰｄに整
え、ＦＶ変換器１５、１６で速度または回転数のアナロ
グ信号出力を得るようにしたものである。
【００１９】方向判別内挿回路１１の詳細を図２に示
す。
す。
【００２０】Ａ相パルスはそのまま波形整形回路２２に
与えられて出力Ａ１が取り出され、またインバータＩＮ
Ｖ１１を介して波形整形回路２１に与えられて出力ＮＡ
１（Ｎは否定の意）が取り出される。同様に、Ｂ相パル
スはそのまま波形整形回路２４に与えられて出力Ｂ１が
取り出され、またインバータＩＮＶ１２を介して波形整
形回路２３に与えられて出力ＮＢ１（Ｎは否定の意）が
取り出される。なお、波形整形回路２１〜２４はすべて
同じ構成を有しており、入力側がＨレベルからＬレベル
に変化するときのみ出力側に一定幅のＨレベルパルスを
発生させるものである。
与えられて出力Ａ１が取り出され、またインバータＩＮ
Ｖ１１を介して波形整形回路２１に与えられて出力ＮＡ
１（Ｎは否定の意）が取り出される。同様に、Ｂ相パル
スはそのまま波形整形回路２４に与えられて出力Ｂ１が
取り出され、またインバータＩＮＶ１２を介して波形整
形回路２３に与えられて出力ＮＢ１（Ｎは否定の意）が
取り出される。なお、波形整形回路２１〜２４はすべて
同じ構成を有しており、入力側がＨレベルからＬレベル
に変化するときのみ出力側に一定幅のＨレベルパルスを
発生させるものである。
【００２１】波形整形回路２１の出力ＮＡ１とＢ相パル
スはＮＡＮＤ１１に、波形整形回路２２の出力Ａ１と否
定Ｂ相パルスＮＢはＮＡＮＤ１２に、波形整形回路２３
の出力ＮＢ１とＡ相パルスはＮＡＮＤ１３に、波形整形
回路２４の出力Ｂ１と否定Ａ相パルスＮＡはＮＡＮＤ１
４にそれぞれ入力され、これらのＮＡＮＤゲートの出力
は否定入力ＯＲゲートＯＲ１に入力され、その
出力がアップ信号Ｓｕとなる。
スはＮＡＮＤ１１に、波形整形回路２２の出力Ａ１と否
定Ｂ相パルスＮＢはＮＡＮＤ１２に、波形整形回路２３
の出力ＮＢ１とＡ相パルスはＮＡＮＤ１３に、波形整形
回路２４の出力Ｂ１と否定Ａ相パルスＮＡはＮＡＮＤ１
４にそれぞれ入力され、これらのＮＡＮＤゲートの出力
は否定入力ＯＲゲートＯＲ１に入力され、その
出力がアップ信号Ｓｕとなる。
【００２２】同様に、波形整形回路２２の出力Ａ１とＢ
相パルスはＮＡＮＤ１５に、波形整形回路２１の出力Ｎ
Ａ１と否定Ｂ相パルスＮＢはＮＡＮＤ１６に、波形整形
回路２４の出力Ｂ１とＡ相パルスはＮＡＮＤ１７に、波
形整形回路２３の出力ＮＢ１と否定Ａ相パルスＮＡはＮ
ＡＮＤ１８にそれぞれ入力され、これらのＮＡＮＤゲー
トの出力は否定入力ＯＲゲートＯＲ２に入力さ
れ、その出力がダウン信号Ｓｄとなる。ＮＡＮＤゲート
の出力およびとＡ相パルス、Ｂ相パル
スとの対応関係は図３に示される。このようにしてＡ相
パルス、Ｂ相パルスの位相関係により、アップ側、ダウ
ン側が判別される。
相パルスはＮＡＮＤ１５に、波形整形回路２１の出力Ｎ
Ａ１と否定Ｂ相パルスＮＢはＮＡＮＤ１６に、波形整形
回路２４の出力Ｂ１とＡ相パルスはＮＡＮＤ１７に、波
形整形回路２３の出力ＮＢ１と否定Ａ相パルスＮＡはＮ
ＡＮＤ１８にそれぞれ入力され、これらのＮＡＮＤゲー
トの出力は否定入力ＯＲゲートＯＲ２に入力さ
れ、その出力がダウン信号Ｓｄとなる。ＮＡＮＤゲート
の出力およびとＡ相パルス、Ｂ相パル
スとの対応関係は図３に示される。このようにしてＡ相
パルス、Ｂ相パルスの位相関係により、アップ側、ダウ
ン側が判別される。
【００２３】方向判別信号出力回路１２は、図１に示す
ように、アップ信号Ｓｕ、ダウン信号Ｓｄをそれぞれ一
方側入力とするＮＡＮＤ１およびＮＡＮＤ２、これらの
出力を入力とするマスタフリップフロップＦＦ１、この
ＦＦ１のＱ出力とＳｕのインバータＩＮＶ１による反転
信号が入力方向判別信号出力回路１２されるＮＡＮＤ
３、ＦＦ１のＮＱ出力とＳｄのインバータＩＮＶ２によ
る反転信号が入力されるＮＡＮＤ４、ＮＡＮＤ３および
ＮＡＮＤ４の出力が与えられるスレーブフリップフロッ
プＦＦ２、このＦＦ２のＱ出力とＳｕが入力されるＡＮ
Ｄ１、ＦＦ２のＮＱ出力とＳｄが入力されるＡＮＤ２を
備えている。なお、ＦＦ２のＱ出力はＮＡＮＤ２の他方
側入力となっており、ＦＦ１のＮＱ出力はＮＡＮＤ１の
他方側入力となっている。
ように、アップ信号Ｓｕ、ダウン信号Ｓｄをそれぞれ一
方側入力とするＮＡＮＤ１およびＮＡＮＤ２、これらの
出力を入力とするマスタフリップフロップＦＦ１、この
ＦＦ１のＱ出力とＳｕのインバータＩＮＶ１による反転
信号が入力方向判別信号出力回路１２されるＮＡＮＤ
３、ＦＦ１のＮＱ出力とＳｄのインバータＩＮＶ２によ
る反転信号が入力されるＮＡＮＤ４、ＮＡＮＤ３および
ＮＡＮＤ４の出力が与えられるスレーブフリップフロッ
プＦＦ２、このＦＦ２のＱ出力とＳｕが入力されるＡＮ
Ｄ１、ＦＦ２のＮＱ出力とＳｄが入力されるＡＮＤ２を
備えている。なお、ＦＦ２のＱ出力はＮＡＮＤ２の他方
側入力となっており、ＦＦ１のＮＱ出力はＮＡＮＤ１の
他方側入力となっている。
【００２４】ＡＮＤ１およびＡＮＤ２の出力はそれぞれ
アップパルスＰｕ、ダウンパルスＰｄとなっており、ス
イッチ１３でアップ方向かダウン方向のいずれか一方が
選択されてＦ／Ｖ変換器１５に入力され、あるいはＯＲ
ゲート１４でアップ方向およびダウン方向の双方が加え
られてＦ／Ｖ変換器１６に入力され、それぞれ速度に対
応したアナログ出力が取出される。
アップパルスＰｕ、ダウンパルスＰｄとなっており、ス
イッチ１３でアップ方向かダウン方向のいずれか一方が
選択されてＦ／Ｖ変換器１５に入力され、あるいはＯＲ
ゲート１４でアップ方向およびダウン方向の双方が加え
られてＦ／Ｖ変換器１６に入力され、それぞれ速度に対
応したアナログ出力が取出される。
【００２５】次にこのような構成における動作を説明す
る。ここでは、図７に示したように、Ａ相パルスが不安
定動作の挙動を示した場合を例にとって説明する。
る。ここでは、図７に示したように、Ａ相パルスが不安
定動作の挙動を示した場合を例にとって説明する。
【００２６】方向判別内挿回路より出力されたアップ信
号ＳｕがＨレベルになると、マスタフリップフロップＦ
Ｆ１のＱ出力側がＨレベルとなる。この状態でアップ信
号ＳｕがＬレベルになると、スレーブフリップフロップ
ＦＦ２のＱ出力がＨレベルとなる。すなわち、アップ信
号ＳｕがＬ→Ｈ→Ｌになって初めてスレーブフリッ
プフロップＦＦ２がセットされる。
号ＳｕがＨレベルになると、マスタフリップフロップＦ
Ｆ１のＱ出力側がＨレベルとなる。この状態でアップ信
号ＳｕがＬレベルになると、スレーブフリップフロップ
ＦＦ２のＱ出力がＨレベルとなる。すなわち、アップ信
号ＳｕがＬ→Ｈ→Ｌになって初めてスレーブフリッ
プフロップＦＦ２がセットされる。
【００２７】次に、ダウン信号ＳｄがＬレベルからＨレ
ベルに戻ると、マスタフリップフロップＦＦ１のＱ出力
がＨレベルになり、さらにダウン信号ＳｄがＨレベルか
らＬレベルになると、スレーブフリップフロップＦＦ２
のＮＱ出力がＨレベルとなってリセットされる。
ベルに戻ると、マスタフリップフロップＦＦ１のＱ出力
がＨレベルになり、さらにダウン信号ＳｄがＨレベルか
らＬレベルになると、スレーブフリップフロップＦＦ２
のＮＱ出力がＨレベルとなってリセットされる。
【００２８】このように、アップ信号Ｓｕとダウン信号
Ｓｄが交互に入力されると、スレーブフリップフロップ
の出力も交互に反転し、カウント値も１と０の間を往復
するのみである。
Ｓｄが交互に入力されると、スレーブフリップフロップ
の出力も交互に反転し、カウント値も１と０の間を往復
するのみである。
【００２９】次に、図７においてカウント値が１から２
に変化した部分に見られるように、アップ信号が２個以
上連続した場合には、２個目以降はアップパルス発生器
であるＡＮＤゲートＡＮＤ１において論理積が成立し、
アップパルスＰｕとして出力される。
に変化した部分に見られるように、アップ信号が２個以
上連続した場合には、２個目以降はアップパルス発生器
であるＡＮＤゲートＡＮＤ１において論理積が成立し、
アップパルスＰｕとして出力される。
【００３０】このように、Ａ相パルスが不安定な動作を
した場合にはアップパルスＰｕが出力されず、したがっ
て速度または回転数のアナログ出力は発生しない。これ
に対して、Ａ相パルスが安定な動作をした場合には、ア
ップパルスＰｕが出力され、速度または回転数のアナロ
グ出力が得られる。
した場合にはアップパルスＰｕが出力されず、したがっ
て速度または回転数のアナログ出力は発生しない。これ
に対して、Ａ相パルスが安定な動作をした場合には、ア
ップパルスＰｕが出力され、速度または回転数のアナロ
グ出力が得られる。
【００３１】ここではＡ相パルスが不安定動作をする場
合を想定したが、同様にＢ相パルスが不安定な動作をし
てアップ信号、ダウン信号が交互に発生した場合でも同
様の誤計数の発生を防止できる。
合を想定したが、同様にＢ相パルスが不安定な動作をし
てアップ信号、ダウン信号が交互に発生した場合でも同
様の誤計数の発生を防止できる。
【００３２】以上の実施例では、フリップフロップを２
段構成としたが、３段以上としてもよい。
段構成としたが、３段以上としてもよい。
【００３３】
【発明の効果】本発明によれば、２相式のパルスエンコ
ーダまたは位置検出器を使用して方向性と移動量、回転
数、回転方向などともに移動速度、回転速度を計測する
場合、各相パルスのスレシュホールド近辺の不安定動作
により実際の量とは異なる出力を発生することを防止で
き、正確な速度検出が可能となる。
ーダまたは位置検出器を使用して方向性と移動量、回転
数、回転方向などともに移動速度、回転速度を計測する
場合、各相パルスのスレシュホールド近辺の不安定動作
により実際の量とは異なる出力を発生することを防止で
き、正確な速度検出が可能となる。
【図１】本発明の一実施例を示す回路図、
【図２】方向判別内挿回路の詳細構成を示す回路図、
【図３】内挿パルスの発生位置を示す説明図、
【図４】従来の速度検出のための構成を示すブロック
図、
図、
【図５】従来の速度検出出力を得るための別の例を示す
図、
図、
【図６】内挿の例を示す波形図、
【図７】従来の不安定パルスにより問題点を説明する波
形図、
形図、
【図８】従来提案されている不安定除去のための構成を
示す回路図。
示す回路図。
１ エンコーダ １１ 方向判別内挿回路 １２ 入力方向判別信号出力回路 １５、１６ Ｆ／Ｖ変換器 ＦＦ１、ＦＦ２ フリップフロップ ＡＮＤ１、ＡＮＤ２ ＡＮＤゲート
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G01P 13/00 - 13/04 G01P 3/489
Claims (2)
- 【請求項１】移動方向を判別可能なＡ相およびＢ相のパ
ルスを発生させるパルス発生器と、 これらＡ相およびＢ相のパルスから方向判別のための方
向判別信号を発生する方向判別内挿回路と、 同一方向の方向判別信号が所定数連続したときにのみ前
記方向判別信号を転送出力する方向判別信号出力回路
と、 前記方向判別信号出力回路で発生した単位時間あたりの
パルス数から速度あるいは回転速度を求める速度検出部
とを備えた速度検出器。 - 【請求項２】方向判別信号出力回路が複数段のフリップ
フロップと、その出力と入力信号との論理積をとる回路
を備えたことを特徴とする請求項１記載の速度検出器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03258209A JP3135633B2 (ja) | 1991-10-05 | 1991-10-05 | 速度検出器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03258209A JP3135633B2 (ja) | 1991-10-05 | 1991-10-05 | 速度検出器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0599946A JPH0599946A (ja) | 1993-04-23 |
| JP3135633B2 true JP3135633B2 (ja) | 2001-02-19 |
Family
ID=17317034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03258209A Expired - Fee Related JP3135633B2 (ja) | 1991-10-05 | 1991-10-05 | 速度検出器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3135633B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100982696B1 (ko) * | 2008-06-02 | 2010-09-17 | 국방과학연구소 | 엔코더 및 엔코더 출력 변환기 |
-
1991
- 1991-10-05 JP JP03258209A patent/JP3135633B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0599946A (ja) | 1993-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0208049A2 (en) | Timing generating device | |
| JP2720642B2 (ja) | 多回転絶対値エンコーダ | |
| JPS5913957A (ja) | 速度検出回路 | |
| JP2690210B2 (ja) | エレベータの速度検出装置 | |
| JP3135633B2 (ja) | 速度検出器 | |
| JPH06147922A (ja) | 変位測定装置 | |
| JP3203909B2 (ja) | Ａ／ｄ変換装置 | |
| KR900002511B1 (ko) | 속도 검출 방식 | |
| JPH04346069A (ja) | 速度信号生成回路 | |
| JPH061279B2 (ja) | デイジタル式速度検出装置 | |
| Rull et al. | Programmable logic design for an encoder-based velocity sensor in a DSP-controlled motion system | |
| US6310458B1 (en) | Blended velocity estimation | |
| JPS64612Y2 (ja) | ||
| JP7534263B2 (ja) | 検出回路及び検出装置 | |
| JPH01320468A (ja) | 機械の回転数を測定する方法および装置 | |
| JP2891472B2 (ja) | 速度信号検出回路 | |
| SU1349003A2 (ru) | Устройство дл преобразовани перемещение-код-фаза | |
| JPH05188067A (ja) | サーボモータの速度検出装置 | |
| JPH04285815A (ja) | ロータリエンコーダの位置カウンタ回路 | |
| JPH04233467A (ja) | モータの速度測定方法及びその装置 | |
| JP2700944B2 (ja) | 変位量検出装置 | |
| JP2523207Y2 (ja) | 回転数検出装置 | |
| JPS62259101A (ja) | 速度演算方式 | |
| JP2725463B2 (ja) | サーボモータの速度検出装置 | |
| JPS5995467A (ja) | 速度検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081201 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081201 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091201 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091201 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101201 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |