JP2929629B2 - モータの回転速度検出方法 - Google Patents
モータの回転速度検出方法Info
- Publication number
- JP2929629B2 JP2929629B2 JP34203689A JP34203689A JP2929629B2 JP 2929629 B2 JP2929629 B2 JP 2929629B2 JP 34203689 A JP34203689 A JP 34203689A JP 34203689 A JP34203689 A JP 34203689A JP 2929629 B2 JP2929629 B2 JP 2929629B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- counter value
- clock counter
- value
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Electric Motors In General (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明はモータの回転速度を検出する方法に関するも
のである。
のである。
従来の技術 従来、この種の方法には、（１）第７図ａのように一
定の基準時間内に出力されたロータリエンコーダのパル
ス列をカウントし速度とする方式と、（２）第７図ｂの
ようにロータリエンコーダの一定のパルス数が発生する
間の基準クロックパルスのカウンタ値を速度とする方式
とがある。
定の基準時間内に出力されたロータリエンコーダのパル
ス列をカウントし速度とする方式と、（２）第７図ｂの
ようにロータリエンコーダの一定のパルス数が発生する
間の基準クロックパルスのカウンタ値を速度とする方式
とがある。
発明が解決しようとする課題 しかしながら、（１）の方式では、基準時間が長けれ
ばモータの速度検出時間が長くなり、逆に短くすれば低
速時のモータ回転速度の検出誤差が大きくなる。（２）
の方式では、必ず一定のパルス数が発生する間、基準ク
ロックをカウントしなければならない為、低速度の検出
の場合には、クロックカウンタ値は大きくなり当然ビッ
ト数も大きくとらなければならない。そこで、本発明は
上記問題点を解決し、モータの回転速度を低速から高速
まで少いクロックカウントのビット数で、短時間に且つ
誤差を少く検出するものである。
ばモータの速度検出時間が長くなり、逆に短くすれば低
速時のモータ回転速度の検出誤差が大きくなる。（２）
の方式では、必ず一定のパルス数が発生する間、基準ク
ロックをカウントしなければならない為、低速度の検出
の場合には、クロックカウンタ値は大きくなり当然ビッ
ト数も大きくとらなければならない。そこで、本発明は
上記問題点を解決し、モータの回転速度を低速から高速
まで少いクロックカウントのビット数で、短時間に且つ
誤差を少く検出するものである。
課題を解決するための手段 上記問題点を解決する為に本発明は、モータの回転速
度が低ければ、速度検出周期をパルスカウンタ１周期以
内でクロックカウンタの最大値までとし、回転速度が速
ければ速度検出周期をパルスカウンタ２周期以上とし、
各周期間のクロックカウンタ値を速度とする構成を備え
たものである。
度が低ければ、速度検出周期をパルスカウンタ１周期以
内でクロックカウンタの最大値までとし、回転速度が速
ければ速度検出周期をパルスカウンタ２周期以上とし、
各周期間のクロックカウンタ値を速度とする構成を備え
たものである。
作用 モータが低速回転している場合、速度検出の周期はパ
ルスカウンタ１周期以内とし、クロックカウンタの最大
値までである為、速度検出時間を短く、速度誤差を少く
することができる。モータが高速回転している場合は、
パルスカウンタの周期を長くすることによって速度誤差
を少く一定とし、少いクロックカウント数で速度を検出
することができる。
ルスカウンタ１周期以内とし、クロックカウンタの最大
値までである為、速度検出時間を短く、速度誤差を少く
することができる。モータが高速回転している場合は、
パルスカウンタの周期を長くすることによって速度誤差
を少く一定とし、少いクロックカウント数で速度を検出
することができる。
実 施 例 以下本発明の一実施例のモータの回転速度検出方法に
ついて、図面を参照しながら説明する。第１図は本発明
の第１の実施例におけるブロック図を示すものである。
第１図において1aは40MHzの周波数を出力する基準クロ
ック発生回路である。1bはロータリーエンコーダの出力
パルス列をカウントする４ビットのパルスカウンタ回路
である。1cは基準クロック発生回路の出力パルス列をカ
ウントする16ビットのクロックカウンタ回路である。1d
は制御回路でパルスカウンタ値，クロックカウンタ値を
入力し各々の値によってフラグ，クロックカウンタ値，
リセット信号を出力する。以上のように構成されたブロ
ック図について第２図，第３図，第４図を用いて説明す
る。第２図，第３図は制御回路の処理を表すフローチャ
ートである。2aで速度検出がスタートすると2bで1b,1c
のパルスカウンタ回路、クロックカウンタ回路にリセッ
ト信号を外部から与え、各々のカウンタ値を０にする。
その後パルスカウンタ回路，クロックカウンタ回路がカ
ウントを続け、2cでクロックカウンタ値が予め設定され
た最大値262143以上になった場合262143をクロックカウ
ンタ値とするとともに速度検出周期がパルスカウンタ値
が１パルス以内であることを示すフラグ０とともに出力
する処理2dを行う。その後、再び、リセット処理2bを行
い、前記パルスカウンタ回路1bとクロックカウンタ回路
1cのカウンタ値をリセットする。クロックカウンタ値が
262143未満であれば、パルスカウンタ値が１になるまで
クロックカウンタ値をカウントする（2e）。その結果、
2fで、パルスカウンタ値が１の時のクロックカウンタ値
を検出し、2gであらかじめ設定しておいた１パルス限界
値1536と比較し、１パルス限界値1536以上の場合は、フ
ラグ０と2fのクロックカウンタ値を出力する処理2hを行
い処理2bへもどる。2gにおいて１パルス限界値1536未満
の場合は、パルスカウンタ値が２になるまでクロックカ
ウンタ値をカウントする（2i）。その結果、2jで、パル
スカウンタ値が２になった時のクロックカウンタ値を検
出し、2kであらかじめ設定しておいた２パルス限界値51
2と比較し２パルス限界値512以上であれば、速度検出周
期がパルスカウンタ値が２パルスであることを示すフラ
グ１をONし、2jのクロックカウンタ値を出力する処理2l
を行う。その後再びリセット処理2bへもどる。2kにおい
てクロックカウンタ値が２パルス限界値512未満の場合
は、第３図の3bでパルスカウンタ値が８になるまでのク
ロックカウンタ値を検出し、速度検出周期がパルスカウ
ンタ値が８パルスであることを示すフラグ２をONし、3b
のクロックカウンタ値を出力する。その後再びリセット
処理2bへもどる。第４図は、速度検出周期とクロックカ
ウンタとの関係を示す図である。第５図は、実際のパル
スレートの変化によってそれぞれクロックカウンタ値，
速度検出時間，分解能，誤差を示したものである。基準
クロック周波数を40MHzとした場合の各データの関係を
次式に示す。又、ロータリエンコーダは通常数百パルス
から数千パルスのものが適宜使われるが、一例として、
1000パルス/1回転のものを使用した場合のモータ回転速
度を示す。この場合のモータ回転速度（回転数／秒）は
下記の式で得られたパルスレートをエンコーダパルス数
（この場合は1000）で割ることで得られる。その結果、
第５図において、モータ回転速度は0.15rps〜320rpsと
なり、大変広範囲の速度を検出できることが分かる。
ついて、図面を参照しながら説明する。第１図は本発明
の第１の実施例におけるブロック図を示すものである。
第１図において1aは40MHzの周波数を出力する基準クロ
ック発生回路である。1bはロータリーエンコーダの出力
パルス列をカウントする４ビットのパルスカウンタ回路
である。1cは基準クロック発生回路の出力パルス列をカ
ウントする16ビットのクロックカウンタ回路である。1d
は制御回路でパルスカウンタ値，クロックカウンタ値を
入力し各々の値によってフラグ，クロックカウンタ値，
リセット信号を出力する。以上のように構成されたブロ
ック図について第２図，第３図，第４図を用いて説明す
る。第２図，第３図は制御回路の処理を表すフローチャ
ートである。2aで速度検出がスタートすると2bで1b,1c
のパルスカウンタ回路、クロックカウンタ回路にリセッ
ト信号を外部から与え、各々のカウンタ値を０にする。
その後パルスカウンタ回路，クロックカウンタ回路がカ
ウントを続け、2cでクロックカウンタ値が予め設定され
た最大値262143以上になった場合262143をクロックカウ
ンタ値とするとともに速度検出周期がパルスカウンタ値
が１パルス以内であることを示すフラグ０とともに出力
する処理2dを行う。その後、再び、リセット処理2bを行
い、前記パルスカウンタ回路1bとクロックカウンタ回路
1cのカウンタ値をリセットする。クロックカウンタ値が
262143未満であれば、パルスカウンタ値が１になるまで
クロックカウンタ値をカウントする（2e）。その結果、
2fで、パルスカウンタ値が１の時のクロックカウンタ値
を検出し、2gであらかじめ設定しておいた１パルス限界
値1536と比較し、１パルス限界値1536以上の場合は、フ
ラグ０と2fのクロックカウンタ値を出力する処理2hを行
い処理2bへもどる。2gにおいて１パルス限界値1536未満
の場合は、パルスカウンタ値が２になるまでクロックカ
ウンタ値をカウントする（2i）。その結果、2jで、パル
スカウンタ値が２になった時のクロックカウンタ値を検
出し、2kであらかじめ設定しておいた２パルス限界値51
2と比較し２パルス限界値512以上であれば、速度検出周
期がパルスカウンタ値が２パルスであることを示すフラ
グ１をONし、2jのクロックカウンタ値を出力する処理2l
を行う。その後再びリセット処理2bへもどる。2kにおい
てクロックカウンタ値が２パルス限界値512未満の場合
は、第３図の3bでパルスカウンタ値が８になるまでのク
ロックカウンタ値を検出し、速度検出周期がパルスカウ
ンタ値が８パルスであることを示すフラグ２をONし、3b
のクロックカウンタ値を出力する。その後再びリセット
処理2bへもどる。第４図は、速度検出周期とクロックカ
ウンタとの関係を示す図である。第５図は、実際のパル
スレートの変化によってそれぞれクロックカウンタ値，
速度検出時間，分解能，誤差を示したものである。基準
クロック周波数を40MHzとした場合の各データの関係を
次式に示す。又、ロータリエンコーダは通常数百パルス
から数千パルスのものが適宜使われるが、一例として、
1000パルス/1回転のものを使用した場合のモータ回転速
度を示す。この場合のモータ回転速度（回転数／秒）は
下記の式で得られたパルスレートをエンコーダパルス数
（この場合は1000）で割ることで得られる。その結果、
第５図において、モータ回転速度は0.15rps〜320rpsと
なり、大変広範囲の速度を検出できることが分かる。
以上のように本実施例によればモータの速度に応じて
速度検出周期を３段階のパルスカウンタ値に設定するこ
とにより、16bitのクロックカウンタ回路によってモー
タの低速度から高速度までの広範囲にわたって速い検出
時間で且つ誤差の少ないモータ回転速度を検出すること
ができる。
速度検出周期を３段階のパルスカウンタ値に設定するこ
とにより、16bitのクロックカウンタ回路によってモー
タの低速度から高速度までの広範囲にわたって速い検出
時間で且つ誤差の少ないモータ回転速度を検出すること
ができる。
以下本発明の第２の実施例について図面を参照しなが
ら説明する。第６図は速度データをクロックカウンタ値
とするのではなく、その値を変換して出力データとした
場合の図である。低速の場合の速度データをクロックカ
ウント値が65536以上の場合は、クロックカウンタ値を6
4で割った値を出力データとし、65536未満の場合は16で
割った値を出力データとする。このようにすれば、出力
データ12ビットで低速から高速までの速度を表すことが
でき誤差もほぼ一定の範囲に収めることができる。
ら説明する。第６図は速度データをクロックカウンタ値
とするのではなく、その値を変換して出力データとした
場合の図である。低速の場合の速度データをクロックカ
ウント値が65536以上の場合は、クロックカウンタ値を6
4で割った値を出力データとし、65536未満の場合は16で
割った値を出力データとする。このようにすれば、出力
データ12ビットで低速から高速までの速度を表すことが
でき誤差もほぼ一定の範囲に収めることができる。
発明の効果 以上のように本発明は、回転速度の検出周期に対応し
て発生するクロックカウンタ値を予め設定された値と比
較し、クロックカウンタ値に応じて速度検出周期を決定
するとともに、その速度検出周期に応じてフラグを出力
することにより、広範囲の速度領域において、検出時間
が短く、且つ、分解能誤差のバラツキを少なくしたモー
タの回転速度を検出することができる。
て発生するクロックカウンタ値を予め設定された値と比
較し、クロックカウンタ値に応じて速度検出周期を決定
するとともに、その速度検出周期に応じてフラグを出力
することにより、広範囲の速度領域において、検出時間
が短く、且つ、分解能誤差のバラツキを少なくしたモー
タの回転速度を検出することができる。
第１図は本発明の第１の実施例におけるブロック図、第
２図，第３図は第１図の制御回路のフローチャート、第
４図は速度検出周期の変化を示す図、第５図は各種デー
タの関係を表した図、第６図は第２の実施例における各
種データの関係を表した図、第７図は従来の速度検出方
法を示すパルスクロックカウンタの説明図である。
２図，第３図は第１図の制御回路のフローチャート、第
４図は速度検出周期の変化を示す図、第５図は各種デー
タの関係を表した図、第６図は第２の実施例における各
種データの関係を表した図、第７図は従来の速度検出方
法を示すパルスクロックカウンタの説明図である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−196467（ＪＰ，Ａ) 特開 昭59−44991（ＪＰ，Ａ) 特開 昭63−37259（ＪＰ，Ａ) 実開 昭60−56273（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) G01P 3/00 - 3/80
Claims (1)
- 【請求項１】モータが回転する毎にパルスを発生するロ
ータリエンコーダの出力パルス列をカウントするパルス
カウンタ回路と、前記パルスに同期し、前記パルス間を
高い周波数で分周する基準クロック発生回路と、基準ク
ロックをカウントするクロックカウンタ回路と、前記パ
ルスカウンタ回路から出力されるパルスカウンタ値およ
び前記クロックカウンタ回路から出力されるクロックカ
ウンタ値をそれぞれ入力し、フラグ、クロックカウンタ
値およびリセット信号を出力する制御回路とからなり、
前記パルスカウンタ値とクロックカウンタ値をリセット
するステップと、前記クロックカウンタ値が予め設定さ
れた最大値以上になった場合、前記最大値をクロックカ
ウンタ値とし、速度検出周期が１パルス以内であること
を示すフラグ０を出力するステップと、前記クロックカ
ウンタ値が予め設定された最大値未満で、且つ、予め設
定された１パルス限界値以上の場合、そのクロックカウ
ンタ値と、速度検出周期が１パルス以内であることを示
すフラグ０を出力するステップと、前記クロックカウン
タ値が予め設定された１パルス限界値未満で、且つ、予
め設定された２パルス限界値以上の場合、そのクロック
カウンタ値と、速度検出周期が２パルスであることを示
すフラグ１を出力するステップと、前記クロックカウン
タ値が予め設定された２パルス限界値未満の場合、その
クロックカウンタ値と、速度検出周期が８パルスである
ことを示すフラグ２を出力するステップと、前記出力さ
れたフラグとクロックカウンタ値によってモータの回転
速度を検出するステップとからなるモータの回転速度検
出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34203689A JP2929629B2 (ja) | 1989-12-27 | 1989-12-27 | モータの回転速度検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34203689A JP2929629B2 (ja) | 1989-12-27 | 1989-12-27 | モータの回転速度検出方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03199970A JPH03199970A (ja) | 1991-08-30 |
| JP2929629B2 true JP2929629B2 (ja) | 1999-08-03 |
Family
ID=18350671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34203689A Expired - Fee Related JP2929629B2 (ja) | 1989-12-27 | 1989-12-27 | モータの回転速度検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2929629B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5056853B2 (ja) * | 2007-09-11 | 2012-10-24 | 株式会社安川電機 | 速度検出方法とそれを用いたモータ制御装置 |
-
1989
- 1989-12-27 JP JP34203689A patent/JP2929629B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5056853B2 (ja) * | 2007-09-11 | 2012-10-24 | 株式会社安川電機 | 速度検出方法とそれを用いたモータ制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03199970A (ja) | 1991-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4050747A (en) | Digital wheel speed circuit arranged to compensate for dimensional irregularities of sensor rotor member | |
| US4992730A (en) | Method of computing the rotating speed of a rotating body based upon pulse train signals from a rotating speed sensor | |
| US4653040A (en) | Disk size detecting circuit | |
| JPH087248B2 (ja) | パルス列パルス間の関係を表わす数値を求める装置 | |
| JP2929629B2 (ja) | モータの回転速度検出方法 | |
| EP0078854A1 (en) | Speed detecting device | |
| JPH036459A (ja) | 回転数検出方法 | |
| JP3320454B2 (ja) | モータの位置制御装置およびモータの位置制御方法 | |
| JP2891472B2 (ja) | 速度信号検出回路 | |
| KR0185917B1 (ko) | 캡스턴 서보모터의 저속제어장치 | |
| JPS6344199B2 (ja) | ||
| US5621711A (en) | Velocity detection circuit | |
| JPH04233467A (ja) | モータの速度測定方法及びその装置 | |
| JPS6084982A (ja) | モ−タ速度制御システム | |
| JPH034174A (ja) | 車両用速度検出装置 | |
| JPS5953505B2 (ja) | 回転速度検出方式 | |
| JPS58120168A (ja) | 速度検出方法 | |
| JPS5873872A (ja) | デイジタル速度検出方法 | |
| JPS60256061A (ja) | パルスエンコ−ダ出力に基づく速度検出装置 | |
| JP2587762Y2 (ja) | 車輪速計測装置 | |
| JPS62239060A (ja) | 回転数計測装置 | |
| JP3152327B2 (ja) | 速度変化検出装置 | |
| JPS60211366A (ja) | 速度検出装置 | |
| JPH0214617A (ja) | カウンタ装置 | |
| JPS63289457A (ja) | 車速検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |