JPH06281659A - 速度検出装置 - Google Patents
速度検出装置Info
- Publication number
- JPH06281659A JPH06281659A JP27818691A JP27818691A JPH06281659A JP H06281659 A JPH06281659 A JP H06281659A JP 27818691 A JP27818691 A JP 27818691A JP 27818691 A JP27818691 A JP 27818691A JP H06281659 A JPH06281659 A JP H06281659A
- Authority
- JP
- Japan
- Prior art keywords
- speed
- clock signal
- cycle
- frequency division
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measuring Frequencies, Analyzing Spectra (AREA)
Abstract
(57)【要約】
【目的】 車両の速度検出装置において、検出精度を向
上させると共に、装置の小型化を進める。 【構成】 ＣＰＵ１０に入力された車速センサＨ１〜Ｈ
４からの信号Ｐは、制御部２で任意の回数だけ分周され
る。さらに、制御部２は分周後の信号Ｐに相当するフリ
−ランニングカウンタ５のカウント値Ｃをメモリ３に記
憶する。次に、このカウント値Ｃから車速Ｖを演算した
制御部２は車速Ｖに基づいて次回の分周回数ｎを再設定
する。
上させると共に、装置の小型化を進める。 【構成】 ＣＰＵ１０に入力された車速センサＨ１〜Ｈ
４からの信号Ｐは、制御部２で任意の回数だけ分周され
る。さらに、制御部２は分周後の信号Ｐに相当するフリ
−ランニングカウンタ５のカウント値Ｃをメモリ３に記
憶する。次に、このカウント値Ｃから車速Ｖを演算した
制御部２は車速Ｖに基づいて次回の分周回数ｎを再設定
する。
Description
【０００１】
【産業上の利用分野】本発明は、速度検出装置に関し、
特に自動車における車輪の速度検出装置に関する。
特に自動車における車輪の速度検出装置に関する。
【０００２】
【従来の技術】従来、自動車に搭載されて車輪の回転か
ら速度を測定する速度検出装置２０は、図６に示すよう
に速度センサ２１からの信号Ｐ（速度パルス信号）と、
マスタ−クロック２８から供給される基準クロック信号
ＣＬＫを入力して信号Ｐの周期Ｔを測定する周期測定装
置２２と、周期Ｔを速度Ｖに変換する除算器２３と、算
出した速度Ｖや算出に必要な定数を保持しておくメモリ
２４を有している。
ら速度を測定する速度検出装置２０は、図６に示すよう
に速度センサ２１からの信号Ｐ（速度パルス信号）と、
マスタ−クロック２８から供給される基準クロック信号
ＣＬＫを入力して信号Ｐの周期Ｔを測定する周期測定装
置２２と、周期Ｔを速度Ｖに変換する除算器２３と、算
出した速度Ｖや算出に必要な定数を保持しておくメモリ
２４を有している。
【０００３】周期測定装置２２は、磁気エンコ−ダ等の
回転速度に応じたパルス信号を出力する速度センサ２１
からの信号Ｐの立ち上がり（立ち下がり）エッジを検出
し、一つの立ち上がり（立ち下がり）エッジから次の立
ち上がり（立ち下がり）エッジが入力される間に供給さ
れる信号ＣＬＫのパルス数をカウントすることにより、
信号Ｐの周期Ｔを測定する。
回転速度に応じたパルス信号を出力する速度センサ２１
からの信号Ｐの立ち上がり（立ち下がり）エッジを検出
し、一つの立ち上がり（立ち下がり）エッジから次の立
ち上がり（立ち下がり）エッジが入力される間に供給さ
れる信号ＣＬＫのパルス数をカウントすることにより、
信号Ｐの周期Ｔを測定する。
【０００４】次に、測定された周期Ｔと、メモリ２４に
保持されている速度センサ２１のパルサ極数ＮＰ（車輪
一回転毎に出力されるパルス数）、車輪の半径ｒから決
まる速度変換定数Ｋ（１パルス間に走行する距離：Ｋ＝
２πｒ／ＮＰ）とを除算器２３に入力し、演算（Ｋ／
Ｔ）することにより、信号Ｐから速度Ｖを算出する。算
出された速度Ｖはメモリ２４に保持される。
保持されている速度センサ２１のパルサ極数ＮＰ（車輪
一回転毎に出力されるパルス数）、車輪の半径ｒから決
まる速度変換定数Ｋ（１パルス間に走行する距離：Ｋ＝
２πｒ／ＮＰ）とを除算器２３に入力し、演算（Ｋ／
Ｔ）することにより、信号Ｐから速度Ｖを算出する。算
出された速度Ｖはメモリ２４に保持される。
【０００５】メモリ２４に保持された速度Ｖは、自動車
全体の制御を行う主制御装置（ＣＰＵ）２５からのアク
セスでＣＰＵ２５に取り込まれて、自動車の各種制御に
利用される。
全体の制御を行う主制御装置（ＣＰＵ）２５からのアク
セスでＣＰＵ２５に取り込まれて、自動車の各種制御に
利用される。
【０００６】また、車輪Ｈが高速で回転したときの精度
を上げるためクロック信号Ｃの周期は十分短くなければ
ならないが、周期Ｔを測定するためのクロック信号Ｃの
周期が一定であると、低速域において周期測定装置２２
のカウント値が大きくなりすぎるので、クロック信号Ｃ
を分周する必要がある。このために従来は、マスタ−ク
ロック２８と周期測定装置２２の間に分周装置２６を設
けている。さらに、分周装置２６と周期測定装置２２の
間にスイッチ２７を設け、マスタ−クロック２８からの
クロック信号ＣＫまたは、分周装置２６で分周された分
周信号ＰＳＣのいずれかを選択的に出力する。このスイ
ッチ２７はＣＰＵ２５によって制御されるが、ＣＰＵ２
５は算出された速度Ｖと設定値Ｖｃとを比較することに
よって、速度Ｖが設定値Ｖｃ以下の場合には、分周装置
２７に分周制御信号Ｓを出力し分周されたクロック信号
Ｃを周期測定装置２２に供給するようにして、速度Ｖに
対応して分周比（回数）を切り替えていた。
を上げるためクロック信号Ｃの周期は十分短くなければ
ならないが、周期Ｔを測定するためのクロック信号Ｃの
周期が一定であると、低速域において周期測定装置２２
のカウント値が大きくなりすぎるので、クロック信号Ｃ
を分周する必要がある。このために従来は、マスタ−ク
ロック２８と周期測定装置２２の間に分周装置２６を設
けている。さらに、分周装置２６と周期測定装置２２の
間にスイッチ２７を設け、マスタ−クロック２８からの
クロック信号ＣＫまたは、分周装置２６で分周された分
周信号ＰＳＣのいずれかを選択的に出力する。このスイ
ッチ２７はＣＰＵ２５によって制御されるが、ＣＰＵ２
５は算出された速度Ｖと設定値Ｖｃとを比較することに
よって、速度Ｖが設定値Ｖｃ以下の場合には、分周装置
２７に分周制御信号Ｓを出力し分周されたクロック信号
Ｃを周期測定装置２２に供給するようにして、速度Ｖに
対応して分周比（回数）を切り替えていた。
【０００７】
【考案が解決しようとする課題】このような従来の速度
検出装置においては、高速域での精度を保持し、且つ低
速域までの測定も行うために、クロック信号Ｃを分周装
置２３で分周している。しかしながら、分周装置２６と
速度検出装置２２及びＣＰＵ２５が別々に制御され、ス
イッチ２７の動作タイミングと速度検出装置２０の動作
タイミングとが同期していないので、周期測定装置２２
において周期Ｔ計測中にスイッチ２７が切り変わってし
まったり、スイッチ２７が切り変わった直後に速度検出
装置２０で演算された速度データＶがＣＰＵ２５に送ら
れて、全体の制御に遅れが生じるなどの課題があった。
また、自動車の他の制御を受け持つ主制御装置２５のも
のとは別に速度検出装置専用のマスタ−クロックやメモ
リが必要になり、装置全体が大型化するという課題もあ
った。
検出装置においては、高速域での精度を保持し、且つ低
速域までの測定も行うために、クロック信号Ｃを分周装
置２３で分周している。しかしながら、分周装置２６と
速度検出装置２２及びＣＰＵ２５が別々に制御され、ス
イッチ２７の動作タイミングと速度検出装置２０の動作
タイミングとが同期していないので、周期測定装置２２
において周期Ｔ計測中にスイッチ２７が切り変わってし
まったり、スイッチ２７が切り変わった直後に速度検出
装置２０で演算された速度データＶがＣＰＵ２５に送ら
れて、全体の制御に遅れが生じるなどの課題があった。
また、自動車の他の制御を受け持つ主制御装置２５のも
のとは別に速度検出装置専用のマスタ−クロックやメモ
リが必要になり、装置全体が大型化するという課題もあ
った。
【０００８】
【課題を解決するための手段】このような課題を解決す
るために、本発明はクロック信号を発生するクロック信
号発生手段と、このクロック信号をカウントし続けるフ
リ−ランニングカウンタと、車両の各車輪の速度を検出
する複数の車輪速センサからの検出信号を所望の分周比
で分周し、分周後の検出信号の一周期間の前記フリ−ラ
ンニングカウンタのカウント値Ｃから周期ｔを算出し、
この周期ｔから速度Ｖを算出する制御手段と、この制御
手段が必要とするデータを記憶する記憶手段とを備え、
上記クロック信号発生手段はフリ−ランニングカウン
タ、記憶手段、制御手段に共通のクロック信号を供給す
るものである。
るために、本発明はクロック信号を発生するクロック信
号発生手段と、このクロック信号をカウントし続けるフ
リ−ランニングカウンタと、車両の各車輪の速度を検出
する複数の車輪速センサからの検出信号を所望の分周比
で分周し、分周後の検出信号の一周期間の前記フリ−ラ
ンニングカウンタのカウント値Ｃから周期ｔを算出し、
この周期ｔから速度Ｖを算出する制御手段と、この制御
手段が必要とするデータを記憶する記憶手段とを備え、
上記クロック信号発生手段はフリ−ランニングカウン
タ、記憶手段、制御手段に共通のクロック信号を供給す
るものである。
【０００９】また、制御手段は速度Ｖに基づいて分周手
段の分周比を随時設定するものである。
段の分周比を随時設定するものである。
【００１０】
【作用】本発明によれば、分周手段、フリ−ランニング
カウンタ、記憶手段、制御手段には共通のクロック信号
が供給されるので、上記各手段は同期の取れた動作を行
うことができる。また、制御手段は速度Ｖに基づいて分
周手段の分周比を随時設定するので、正しい速度演算を
効率的に行うことができる。
カウンタ、記憶手段、制御手段には共通のクロック信号
が供給されるので、上記各手段は同期の取れた動作を行
うことができる。また、制御手段は速度Ｖに基づいて分
周手段の分周比を随時設定するので、正しい速度演算を
効率的に行うことができる。
【００１１】
【実施例】図１〜図６を参照して本発明による実施例を
説明する。
説明する。
【００１２】本実施例における速度検出装置１は、マイ
コンで構成され自動車の各装置を制御する中央制御装置
（ＣＰＵ）１０に内蔵されている。
コンで構成され自動車の各装置を制御する中央制御装置
（ＣＰＵ）１０に内蔵されている。
【００１３】ＣＰＵ１０は速度検出動作を含む自動車の
全ての制御を行う制御部２と、この制御に必要なデータ
を全てを記憶するメモリ３も内蔵している。また、この
メモリ３には車輪速センサＨの極数と車輪の半径から算
出しておいた速度変換定数Ｋ（１パルス間に走行する距
離）が予め記憶されている。
全ての制御を行う制御部２と、この制御に必要なデータ
を全てを記憶するメモリ３も内蔵している。また、この
メモリ３には車輪速センサＨの極数と車輪の半径から算
出しておいた速度変換定数Ｋ（１パルス間に走行する距
離）が予め記憶されている。
【００１４】さらに、ＣＰＵ１０はＣＰＵ１０全体の基
準クロック信号ＣＬＫを発生する基準クロック信号発生
手段９と、基準クロック信号ＣＬＫをカウントし続ける
フリーランニングカウンタ（ＦＲＣ）５とを備えてい
る。
準クロック信号ＣＬＫを発生する基準クロック信号発生
手段９と、基準クロック信号ＣＬＫをカウントし続ける
フリーランニングカウンタ（ＦＲＣ）５とを備えてい
る。
【００１５】また、制御部２、メモリ３、ＦＲＣ５はそ
れぞれデータバス８でつながれている。また、制御部
２、ＦＲＣ５はそれぞれ基準クロック信号ＣＬＫによっ
て制御されている。
れぞれデータバス８でつながれている。また、制御部
２、ＦＲＣ５はそれぞれ基準クロック信号ＣＬＫによっ
て制御されている。
【００１６】このような構成の速度検出手段１の動作を
図２のタイミングチャ−ト、図３、図４、図５のフロ−
チャ−トを参照して説明する。
図２のタイミングチャ−ト、図３、図４、図５のフロ−
チャ−トを参照して説明する。
【００１７】図４は制御部２の全体の制御フロ−であ
り、割込みル−チンとして図３に示す速度検出ル−チン
が組み込まれている。また、制御部２には全体の制御ル
−チンとは別に、図５に示すような制御部２に入力され
た速度パルス信号Ｐ１〜Ｐ４を所望の分周比で分周する
分周ル−チンがプログラムされている。
り、割込みル−チンとして図３に示す速度検出ル−チン
が組み込まれている。また、制御部２には全体の制御ル
−チンとは別に、図５に示すような制御部２に入力され
た速度パルス信号Ｐ１〜Ｐ４を所望の分周比で分周する
分周ル−チンがプログラムされている。
【００１８】図５に分周ル−チンの内容を示す。速度セ
ンサＨ１〜Ｈ４から送られてきた速度パルスＰ１〜Ｐ４
のパルス数をパルス数が速度検出ル−チンで設定された
パルス数ｎになるまで、カウントする（ステップ３０
２）。カウント数がｎになると割込み要求フラグＴＲを
たてる（ステップ３０３）。
ンサＨ１〜Ｈ４から送られてきた速度パルスＰ１〜Ｐ４
のパルス数をパルス数が速度検出ル−チンで設定された
パルス数ｎになるまで、カウントする（ステップ３０
２）。カウント数がｎになると割込み要求フラグＴＲを
たてる（ステップ３０３）。
【００１９】制御部２は全体の制御フロ−の中で、常に
各分周ル−チンからの割込み要求を監視している（ステ
ップ１０１）。ここで割込み要求が無ければ他の制御に
移るが、何れかの分周ル−チンから割込み要求が有る
と、速度検出ル−チンへ移る（ステップ２０１）。
各分周ル−チンからの割込み要求を監視している（ステ
ップ１０１）。ここで割込み要求が無ければ他の制御に
移るが、何れかの分周ル−チンから割込み要求が有る
と、速度検出ル−チンへ移る（ステップ２０１）。
【００２０】図３に速度検出ル−チンの内容を示す。速
度検出ル−チンではまず、割込み要求のあった分周ル−
チンのその時点でのＦＲＣ５のカウント値Ｃ２をメモリ
３に記憶させる（ステップ２０２）。また、メモリ３は
前回の速度検出ル−チンでのカウント値をカウント値Ｃ
１として記憶している。
度検出ル−チンではまず、割込み要求のあった分周ル−
チンのその時点でのＦＲＣ５のカウント値Ｃ２をメモリ
３に記憶させる（ステップ２０２）。また、メモリ３は
前回の速度検出ル−チンでのカウント値をカウント値Ｃ
１として記憶している。
【００２１】図２に示すように、上記割込み要求ＴＲと
ＴＲの間の時間は、速度パルス信号Ｐの周期Ｔをｎ回分
周した周期ｔに相当する。
ＴＲの間の時間は、速度パルス信号Ｐの周期Ｔをｎ回分
周した周期ｔに相当する。
【００２２】次に、メモリ３に記憶されたカウント値Ｃ
１，Ｃ２の差Ｃを分周回数ｎで除し、基準クロック信号
ＣＬＫの周期ｔｃｌｋを乗じて、分周前の周期Ｔを求め
る。次に、ステップ２０４で周期Ｔでメモリ３に記憶さ
れた速度変換定数Ｋを除することにより、実際の速度Ｖ
を算出しメモリ３に格納する（ステップ２０５）。次に
ステップ２０６では、算出された速度Ｖの値に応じて次
回の分周ル−チンでの分周回数ｎを決定する。メモリ３
内には図６に示すような分周回数ｎを決定するための、
車速Ｖと分周回数ｎの対応表がマッピングされている。
１，Ｃ２の差Ｃを分周回数ｎで除し、基準クロック信号
ＣＬＫの周期ｔｃｌｋを乗じて、分周前の周期Ｔを求め
る。次に、ステップ２０４で周期Ｔでメモリ３に記憶さ
れた速度変換定数Ｋを除することにより、実際の速度Ｖ
を算出しメモリ３に格納する（ステップ２０５）。次に
ステップ２０６では、算出された速度Ｖの値に応じて次
回の分周ル−チンでの分周回数ｎを決定する。メモリ３
内には図６に示すような分周回数ｎを決定するための、
車速Ｖと分周回数ｎの対応表がマッピングされている。
【００２３】また、この対応表ではステップ２０２〜２
１０の処理に必要な時間Ｔａに対して、分周後の周期ｔ
が十分に大きくなるように、また一つの全体制御ル−プ
の間に速度検出のための割り込み処理が入る回数が、必
要最小限のになるような速度Ｖと分周回数ｎの対応が記
録されている。
１０の処理に必要な時間Ｔａに対して、分周後の周期ｔ
が十分に大きくなるように、また一つの全体制御ル−プ
の間に速度検出のための割り込み処理が入る回数が、必
要最小限のになるような速度Ｖと分周回数ｎの対応が記
録されている。
【００２４】最後に次回の速度検出ル−チンでＣを算出
するために、カウント値Ｃ２をカウント値Ｃ１としてメ
モリ３に格納し（ステップ２０７）、先程中断していた
処理に復帰する。
するために、カウント値Ｃ２をカウント値Ｃ１としてメ
モリ３に格納し（ステップ２０７）、先程中断していた
処理に復帰する。
【００２５】尚、上記速度検出ル−チン、分周ル−チン
は速度パルス信号Ｐ１〜Ｐ４に一対一に対応して複数設
けられており、それぞれの割込み要求フラグに応じて個
別に割込み処理を行なう。
は速度パルス信号Ｐ１〜Ｐ４に一対一に対応して複数設
けられており、それぞれの割込み要求フラグに応じて個
別に割込み処理を行なう。
【００２６】また、上記実施例では基準クロック信号発
生手段９とＦＲＣ５とをＣＰＵ１０内に設けたが、これ
はＣＰＵ１０の外に設けてもよい。また、ＦＲＣ５をソ
フトプログラムとして制御部２にプログラムしてもよ
い。
生手段９とＦＲＣ５とをＣＰＵ１０内に設けたが、これ
はＣＰＵ１０の外に設けてもよい。また、ＦＲＣ５をソ
フトプログラムとして制御部２にプログラムしてもよ
い。
【００２７】
【考案の効果】以上説明したように、本発明の速度検出
装置は速度検出と分周及びデ−タの記憶を一つの演算手
段の中で行なわせるので、分周比の設定と速度演算動作
開始の同期を取ることができる。このために、不適切な
分周比で速度を演算したり、速度の演算中に分周比が変
化するということが無く、正しい速度演算を効率的に行
うことができる。また、分周手段やメモリを外部に設け
る必要がなくなるので、装置を小型化することができ
る。
装置は速度検出と分周及びデ−タの記憶を一つの演算手
段の中で行なわせるので、分周比の設定と速度演算動作
開始の同期を取ることができる。このために、不適切な
分周比で速度を演算したり、速度の演算中に分周比が変
化するということが無く、正しい速度演算を効率的に行
うことができる。また、分周手段やメモリを外部に設け
る必要がなくなるので、装置を小型化することができ
る。
【図１】本発明による実施例のブロック図。
【図２】本発明による実施例の動作タイミングチャ−
ト。
ト。
【図３】本発明による実施例のフロ−チャ−ト。
【図４】本発明による実施例のフロ−チャ−ト。
【図５】本発明による実施例のフロ−チャ−ト。
【図６】本発明による実施例のメモリ構造。
【図７】従来技術のブロック図。
１ 速度検出手段 ２ 制御部 ３ メモリ ５ フリ−ランニングカウンタ ９ 基準クロック信号発生手段
Claims (3)
- 【請求項１】 クロック信号を発生するクロック信号発
生手段と、このクロック信号をカウントし続けるフリ−
ランニングカウンタと、車両の各車輪の速度を検出する
複数の車輪速センサからの検出信号を所望の分周比で分
周し、分周後の検出信号の一周期間の前記フリ−ランニ
ングカウンタのカウント値Ｃから周期ｔを算出し、この
周期ｔから速度Ｖを算出する制御手段と、この制御手段
が必要とするデータを記憶する記憶手段とを備え、前記
クロック信号発生手段は前記フリ−ランニングカウン
タ、前記記憶手段、前記制御手段に共通のクロック信号
を供給することを特徴とする速度検出装置。 - 【請求項２】 前記制御手段は前記速度Ｖに基づいて前
記分周比を随時設定することを特徴とする請求項１記載
の速度検出装置。 - 【請求項３】 前記記憶手段には前記速度Ｖと前記分周
比との対応を表す表が記憶されたことを特徴とする請求
項１記載の速度検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27818691A JPH06281659A (ja) | 1991-10-25 | 1991-10-25 | 速度検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27818691A JPH06281659A (ja) | 1991-10-25 | 1991-10-25 | 速度検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06281659A true JPH06281659A (ja) | 1994-10-07 |
Family
ID=17593791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27818691A Pending JPH06281659A (ja) | 1991-10-25 | 1991-10-25 | 速度検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06281659A (ja) |
-
1991
- 1991-10-25 JP JP27818691A patent/JPH06281659A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4609990A (en) | Frequency measurement system | |
| US4992730A (en) | Method of computing the rotating speed of a rotating body based upon pulse train signals from a rotating speed sensor | |
| JPH03261865A (ja) | 車速計測方法及び装置 | |
| JPH087248B2 (ja) | パルス列パルス間の関係を表わす数値を求める装置 | |
| US4503374A (en) | Speed detection apparatus and method | |
| US4994723A (en) | Digital servo system for controlling rotational speed of rotary body | |
| EP0078854A1 (en) | Speed detecting device | |
| JPH06281659A (ja) | 速度検出装置 | |
| US4336497A (en) | Acceleration sensor | |
| JPH05188067A (ja) | サーボモータの速度検出装置 | |
| JPS5923196B2 (ja) | デイジタルサ−ボ方式 | |
| JP3173115B2 (ja) | 速度検出装置及びその方法 | |
| JPH04233467A (ja) | モータの速度測定方法及びその装置 | |
| JPS62239060A (ja) | 回転数計測装置 | |
| JPS6319831B2 (ja) | ||
| JPH034174A (ja) | 車両用速度検出装置 | |
| JPS5815159A (ja) | デイジタル速度検出方式 | |
| KR100760867B1 (ko) | 차량 속도 계산 시스템 | |
| SU763797A1 (ru) | Цифровой измеритель относительной разности скоростей | |
| JPH07154990A (ja) | モータの速度制御装置 | |
| JPS58120167A (ja) | 速度検出方法 | |
| JPH0714901Y2 (ja) | エンジン回転信号処理装置 | |
| SU1520589A1 (ru) | Устройство дл контрол нестабильности скорости вращени магнитного диска накопител | |
| JPS58120168A (ja) | 速度検出方法 | |
| JPH06230019A (ja) | 位置速度検出回路 |