JPH06230019A - 位置速度検出回路 - Google Patents

Abstract

(57)【要約】 【目的】 位置速度の計測データを順次蓄積することに
より，連続した計測データによって精度よく加速度制御
ができる位置速度検出回路を提供する。 【構成】 エンコーダ３１からのパルス列のカウント数
と基準クロックからのパルス列のカウントカウント数と
を比較して，前記エンコーダが一定量変化するに要した
時間又は／及び一定時間内に前記エンコーダが変化した
角度を位置計測ブロック３４及び速度計測ブロック３３
によって計測する。計測データはＦＩＦＯブロック３５
に順次蓄積され，Ｐｏｐ−ｏｕｔブロック３６により必
要に応じて順次取り出すことができる。制御演算装置は
連続したデータを取り出すことができるので，加速度の
算出を精度よく行うことができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は，サーボ制御装置などに
おける位置，速度を検出するための位置速度検出回路に
関する。

【０００２】

【従来の技術】サーボ制御装置における速度検出回路の
従来例構成を図４に示す。本従来例は，特開昭６１−１
７３１６２号公報に開示されたもので，ソフトウェアサ
ーボ方式のサーボ制御装置におけるモータの制御におい
て，低速動作時のサーボ制御性能の向上を図ることを目
的としている。図４において，モータ１はロボットアー
ムや工作機械の可動部に減速機などを介して連結され，
正逆回転できるＤＣサーボモータが採用されている。こ
のモータ１にはエンコーダ２が連結されており，モータ
１の回転変化が検出される。インクリメンタル型のエン
コーダ２は，モータ１の所定の最小回転角度毎にパルス
を発生させ，モータ１の回転をパルス列として出力す
る。モータ１の回転方向を検出するため，パルス列は１
／４周期ずれた２つのパルス列として出力される。２つ
のパルス列のどちらが先行しているかによって，モータ
１の回転方向を検出することができる。上記エンコーダ
２から出力されるパルス列２０は，波形整形回転方向判
別回路３でノイズが除去され，回転方向が判別される。
この波形整形回転方向判別回路３から出力されたパルス
列２１と回転方向信号２２は，第１カウンタ回路４と第
２カウンタ回路５とに入力され，符号を含めてパルス数
が計数される。即ち，回転方向信号２２が正方向である
場合には，現在のカウント値にパルス列２１のパルス数
を加算する。回転方向信号２２が逆方向である場合に
は，現在のカウント値からパルス列２１のパルス数を減
算する。第１カウンタ４は一定時間内Δｔの回転変位Δ
θをパルス列から計数し，第２カウンタ５は一定角度変
化δθの間に，どれ程の時間ΔＴが経過するかを測定す
るための一定微小角度δθを測定する。予めδθ＝ｍε
と決めておくと，第１制御回路６はｍカウント毎に第２
カウンタ５をクリアリセットする。また，時間計測のた
めに基準周波数発振回路８が設けられており，発生させ
たクロックパルス２３は一定の周期τを有し，第３カウ
ンタ回路９と，第４カウンタ回路１０に入力される。第
４カウンタ回路１０は一定時間Δｔを求めるためにパル
ス列を計数する。Δｔ＝ｐτとする。第２制御回路１１
は予めｐの値を記憶しており，第４カウンタ回路１０の
出力をｐと比較して，ｐに達する毎に第４カウント回路
１０をクリアリセットする。Δｔの時間幅信号は，第１
レジスタ７にセット信号として与えられる。第３カウン
タ回路９はクロックパルス２３を計数して，一定角度変
化δθを生ずるために，どれ程の時間Δｔが経過したか
を測定する。第２レジスタ１２はδθの変化を起こすた
めに経過した時間ΔＴを記憶する。上記構成においての
低速時の速度データ計測動作を次に示す。第１制御回路
６はクリアリセット信号２４を出力して，第２カウンタ
回路５及び第３カウンタ回路９のカウンタ内容を同時に
クリアにして，カウントをスタートさせる。第２カウン
タ回路５はエンコーダ２の回転に比例したパルス列を計
測する。第３カウンタ回路９はτ毎に発せられるクロッ
クパルス２３を数えて時間を測定する。第１制御回路６
は第２カウンタ回路５のカウント出力を監視し，予め定
めたパルス数ｍ（＝δθ／ε）に達したとき，つまりエ
ンコーダ２がδθだけ回転とたときに，第２レジスタ１
２に対してセット信号２５を送る。第３カウンタ回路３
の計数データｎ（＝ΔＴ／ε）は，第２レジスタ１２に
セットされる。これによって第２レジスタ１２には，エ
ンコーダ２の出力が一定量δθだけ変化するのに要した
時間ΔＴ（＝ｎε）が基準周波数（１／ε）の計数値ｎ
の形で記憶される。その後，第１制御回路６は第２カウ
ンタ回路５及び第３カウンタ回路９に対してクリアリセ
ット信号２４を発し，カウント値を０に戻し，再び計数
を開始させる。以下同様に動作を繰り返すことによっ
て，一定の角度δθだけエンコーダ２が回転するに要す
る時間ΔＴを求めることができる。このΔＴにより，マ
イクロプロセッサは速度の計算をなすことができる。次
に，高速時の速度データ計測動作を次に示す。第２制御
回路１１はクリアリセット信号２６を発して，第１カウ
ンタ回路４及び第４カウンタ回路１０をクリアしてカウ
ントをスタートさせる。第１カウンタ回路４はエンコー
ダ２から発せられるパルス数を計数して，エンコーダ２
の回転変化量を計測する。第４カウンタ回路１０はクロ
ックパルス２３を計数して，一定時間Δｔをｐτとして
予め決めておく。第２制御回路１１は第４カウンタ回路
１０の計数値を監視し，予定した値ｐになったとき，即
ち，Δｔ（＝ｐτ）経過したときにセット信号２７によ
って第１カウンタ回路４の内容（ｋ＝Δθ／ε）を第１
レジスタ７に記憶させる。これによって第１レジスタ７
には，一定時間内（Δｔ）におけるエンコーダ２の変化
量Δθが計数値ｋの形で記憶される。その後，第２制御
回路１１はクリアリセット信号２６を発して第１カウン
タ回路４及び第４カウンタ回路１０をクリアリセットす
る。第１レジスタ７の記憶内容から，Δｔ内におけるエ
ンコーダ２の変化量Δθを知ることができるので，マイ
クロプロセッサは速度の計算をなすことができる。上記
のように速度データの検出は，低速時には基準クロック
の１周期内のエンコーダ出力パルス数をカウントし，高
速時には逆にエンコーダ出力パルス間の基準クロック数
をカウントすることによってなされる。この低速時と高
速時との速度検出の選択は，予め設定された速度閾値を
前回の計算値と比較して大小を判定し，この結果により
低速，高速の速度検出が選択される。以上の構成によっ
て，モータなどのサーボ制御を行う上での速度検出が低
速時，高速時にかかわらず精度良く実施できる。

【０００３】

【発明が解決しようとする課題】上記従来例構成の速度
検出回路を用いて加速度を計測する場合，加速度を速度
検出回路から得られた速度データの時間的変化から算出
するため，これらの速度データは連続したものであるこ
と，即ち隣り合うデータ間に連続性があることが制御精
度を得る上で好ましい。しかしながら，マイクロプロセ
ッサなどの制御演算装置から速度データを読み取るに
は，処理速度の制約から少なくとも数μｓｅｃの時間を
要する。そのため，読み取り周期以上の頻度で速度デー
タが更新されていると，連続した速度データが採取不可
能になり，加速度計測の精度が低下して制御精度が悪化
する問題点があった。以上は検出された速度データから
加速度を演算する場合について述べているが，位置デー
タから速度を演算する場合も同様である。本発明は上記
問題点に鑑みて創案されたもので，位置速度の計測デー
タを順次蓄積することにより，連続した計測データが制
御演算装置で読み出せるため，精度よく加速度制御がで
きる位置速度検出回路を提供することを目的とする。

【０００４】

【課題を解決するための手段】上記目的を達成するため
に本発明が採用する手段は，エンコーダが変化した角
度，及び／又はエンコーダからのパルスを基準クロック
からのパルスでのカウントして前記エンコーダが一定量
変化するに要した時間又は一定時間内に前記エンコーダ
が変化した角度を計測することにより，前記エンコーダ
の位置及び／又は速度を検出する位置速度検出回路にお
いて，前記エンコーダの位置データ及び／又は速度デー
タを時系列的に一定個数順次蓄積する記憶手段と，該記
憶手段に蓄積され，時系列的に順次更新されるデータ列
を一時的に記憶し，記憶したデータ列のデータを順次出
力する出力手段とを具備してなることを特徴とする位置
速度検出回路として構成される。

【０００５】

【作用】本発明によれば，計測された位置データ及び／
又は速度データは記憶手段に順次蓄積され，時系列的な
データ列として順次更新される。記憶手段に蓄積される
データ列は順次更新のため常時変化しているので，連続
したデータ列を取り出すには，読み出し時点での一群蓄
積データ列を一時的に出力手段に記憶させる。この一時
的に記憶させたデータ列を改めて順次読み出すことによ
り，制御演算装置は連続した計測データを順次取り出す
ことができる。従って，連続した計測データにより，速
度や加速度の算出を精度よく行うことができ，サーボ制
御等を速度制御や加速度制御で行う上での制御性が向上
する。

【０００６】

【実施例】以下，添付図面を参照して本発明を速度を検
出して加速度を演算する場合の実施例につき説明し，本
発明の理解に供する。尚，以下の実施例は本発明を具体
化した一例であって，本発明の技術的範囲を限定するも
のではない。例えば位置情報を検出して速度を演算する
場合も同様である。ここに，図１は本発明の実施例に係
る位置速度検出回路の構成を示すブロック図，図２は速
度データの計測方法の説明図，図３は蓄積データの読み
出し方法を示す説明図である。図１において，位置速度
検出回路３０は，インクリメンタル型のエンコーダ３１
が発生する正逆回転方向に基づくＡ相，Ｂ相のパルス出
力に基づきカウントアップパルス及びカウントダウンパ
ルスを生成する計数パルスブロック３２と，該計数パル
スブロック３２によって生成されたパルスをカウントし
て角度位置を計測する位置計測ブロック３４と，単位時
間（クロック周期の整数倍）当たりに計数パルスブロッ
ク３２が生成したパルスの個数，あるいはパルス間の時
間（クロックの何周期分か）を計数することにより速度
に相当するデータ（速度データ）を計測する速度計測ブ
ロック３３と，速度計測ブロック３３または位置計測ブ
ロック３４の出力値のいずれか一方をＦＩＦＯ（Ｆｉｒ
ｓｔ Ｉｎ ＦｉｒｓｔＯｕｔ＝先入れ先出し）方式で
８個分蓄えるＦＩＦＯブロック（記憶手段）３５と，該
ＦＩＦＯブロック３５に蓄えられた一群のデータ列を一
度に読み出すためのＰｏｐ−ｏｕｔブロック（出力手
段）３６とを備えて構成されている。上記構成におい
て，エンコーダ３１から出力されるパルスは，該エンコ
ーダ３１に連結される被計測物との相対位置の正逆方向
によりＡ相，Ｂ相のいずれかが，一方の相から９０度位
相がずれた信号として出力される。いま，Ａ相がＢ相に
対して進んでいるときを正回転，逆にＢ相が進んでいる
ときを逆回転として，計数パルスブロック３２は正回転
時にカウントアップ，逆回転時にカウントダウンする。
カウンタは符号付き２４ビットで，＋２²³−１〜−２²³
の範囲で計数が可能である。上記計数パルスブロック３
２による出力を位置計測ブロック３４により基準クロッ
クでカウントすることにより，位置データを得ることが
できる。計測された位置データは，直接計測データとし
て出力するか，ＦＩＦＯブロック３５に蓄積して，必要
に応じてＰｏｐ−ｏｕｔブロック３６から読み出すこと
ができる。

【０００７】速度計測ブロック３３は２種類の速度デー
タを計測するモードを備え，いずれか一方で速度を計測
することができる。２種類のモードとは，図２（ａ）に
示すように基準クロックの１周期内（速度計測サイク
ル）の計数パルスブロック３２からのパルス数をカウン
トする速度比例モード（Ｖモード）と，これとは逆に，
図２（ｂ）に示すように計数パルスブロック３２からの
パルス間の基準クロック数をカウントする速度反比例モ
ード（１／Ｖモード）とである。計測データは符号付き
２４ビットである。これら２種類のモードのどちらを使
用するかは，選択信号によって指定することができる。
低速時には速度比例モード，高速時には速度反比例モー
ドにすると，精度，分解能の低下を抑えることができ
る。上記のようにして計測された速度データは，直接計
測データとして出力するか，ＦＩＦＯブロック３５に蓄
積して，必要に応じてＰｏｐ−ｏｕｔブロック３６から
読み出すことができる。速度データは図２に示すよう
に，速度計測サイクルの終わりで確定されるため，速度
計測ブロック３３のカウンタ値は，常に読み出し時の速
度計測サイクルの直前のサイクルで確定した値となる。
ＦＩＦＯブロック３５には位置データあるいは速度デー
タが順次入力され，その都度ＦＩＦＯブロック３５内の
一番古いデータは廃棄される。ＦＩＦＯブロック３５に
は，連続した計測データが常時８個分蓄積され，蓄積さ
れるデータは先入れ先出しで常時更新される。従って，
ＦＩＦＯブロック３５からデータを１個づつ読み出す速
度よりＦＩＦＯブロック３５のデータが１個づつ更新さ
れる速度の方が速い場合には，上記速度の差に応じて読
み取れないデータを生じ，連続した速度データが得られ
ない。そのためＦＩＦＯブロック３５に蓄積された一群
のデータ列は後記するＰｏｐ−ｏｕｔブロック３６に一
度に転写される。ＦＩＦＯブロック３５にデータが入力
されるタイミングは，位置データと速度データとでは異
なる。位置データは予め設定した時間毎に入力され，速
度データは速度計測サイクルの終了毎に入力される。こ
のＦＩＦＯブロック３５に蓄積された計測データを読み
出すときは，図３に示すようにＦＩＦＯブロック３５に
蓄積されている読み出し辞典での計測データ列（４）〜
（１１）をＰｏｐ−ｏｕｔブロック３６に転写する。Ｐ
ｏｐ−ｏｕｔブロック３６に転写した計測データ（４）
〜（１１）を順次読み出すことにより，連続したデータ
がえられるＰｏｐ−ｏｕｔブロック３６に転写されたデ
ータが読み出されている間も，ＦＩＦＯブロック３５に
蓄積されるデータは更新され続ける。尚，ＦＩＦＯブロ
ック３５に位置データ，速度データのどちらのデータを
入力させるかは，外部から設定することが可能である。
上記構成は，計測データの蓄積方式をＦＩＦＯ（先入れ
先出し）方式で構成されているが，これをＬＩＦＯ（Ｌ
ａｓｔ Ｉｎ Ｆｉｒｓｔ Ｏｕｔ＝後入れ先出し）方
式で構成することもできる。この場合には，常に最新の
データから読み出しが可能になるため，制御上で最新の
計測データを必要とする場合に有効となる。

【０００８】

【発明の効果】以上の説明の通り本発明によれば，位置
データ及び／又は速度データを順次蓄積し，その蓄積し
た連続データを連続状態を保ったまま転写し，転写され
たデータを改めて順次読み出すことができるので，時系
列的にならんで複数のデータの連続性をこわすことなく
読み出すことができる。従って，例えば速度や加速度の
算出を精度よく行うことができる。

【図面の簡単な説明】

【図１】 本発明の実施例に係る位置速度検出回路の構
成を示すブロック図。

【図２】 実施例に係る速度データの計測方法の速度比
例モード（ａ）と速度反比例モード（ｂ）とを示す説明
図。

【図３】 実施例に係る蓄積データの読み出し方法を示
す説明図。

【図４】 従来例に係る速度検出回路の構成を示すブロ
ック図。

【符号の説明】

３０…位置速度検出回路 ３１…エンコーダ ３２…計数パルスブロック ３３…速度計測ブロック ３４…位置計測ブロック ３５…ＦＩＦ０ブロック（記憶手段） ３６…Ｐｏｐ−ｏｕｔブロック（出力手段）

Claims (3)

【特許請求の範囲】
1. 【請求項１】 エンコーダが変化した角度，及び／又は
   エンコーダから出力されるパルスを基準クロックからの
   パルスでカウントして前記エンコーダが一定量変化する
   に要した時間又は一定時間内に前記エンコーダが変化し
   た角度を計測することにより，前記エンコーダの位置及
   び／又は速度を検出する位置速度検出回路において，前
   記エンコーダの位置データ及び／又は速度データを時系
   列的に一定個数順次蓄積する記憶手段と，該記憶手段に
   蓄積され，時系列的に順次更新されていくデータ列を一
   時的に記憶し，記憶したデータ列のデータを順次出力す
   る出力手段とを具備してなることを特徴とする位置速度
   検出回路。
2. 【請求項２】 上記記憶手段がＦＩＦＯ（先入れ先出
   し）方式の記憶回路で構成された請求項１記載の位置速
   度検出回路。
3. 【請求項３】 上記記憶手段がＬＩＦＯ（後入れ先出
   し）方式の記憶回路で構成された請求項１記載の位置速
   度検出回路。