JPH0516494Y2 - - Google Patents

Description

【考案の詳細な説明】 〔産業上の利用分野〕 この考案は工作機械、産業機械等のテーブル送
りや回転軸を動作させるモータの速度や位置の制
御装置に用いられる分周回路、特に90°位相のず
れた２つのパルス信号及び１回転当たり１パルス
信号を出力するパルス発生回路の出力信号を分周
するパルス分周回路に関するものである。

〔従来の技術〕

第５図は従来のパルス分周回路及びその周辺部
を含む回路の構成図で、従来はエンコーダからの
信号をそのまま出力端子へ接続するのが普通であ
つた。図において１はモータ、２はエンコーダ、
３は制御装置、４はエンコーダ２からの信号を必
要とする外部機器で、５は従来の回路で、エンコ
ーダ２から得られた信号をそのまま出力信号とし
て用いている。

エンコーダ２は正転方向に回転すると第６図に
示すように、同一周期で繰り返される方形波信号
（以下信号という）Ａと、この信号Ａより90°（1/4
周期）位相の遅れた方形波信号（以下信号とい
う）Ｂを発生する。また、逆転方向に回転すると
第７図に示すように、第６図とは逆に信号Ａが信
号Ｂより位相が90°遅れた信号を発生する。この
信号Ａ、信号Ｂを第８図に示すてい倍回路６を用
いると、エンコーダ２が正転時は信号PLSにエン
コーダ２が発生する信号の４倍のパルス数のパル
スが発生し、信号MNSには、パルスが発生しな
い。エンコーダ２が逆転時には、信号MNSに４
倍のパルス数のパルスが発生し、信号PLSにはパ
ルスが発生しない。これらの信号PLSをアツプダ
ウンカウンタ（図示せず）のアツプ入力側へ、信
号MNSをDOWN入力側に入力することにより、
エンコーダ２の回転方向と、回転量を計測するこ
とができる。

一般的に外部機器４も第８図と同様の回路を用
いて回転方向と回転量を計測しており、このため
に、エンコーダ２の信号Ａ，信号Ｂと同様に位相
の90°ずれた信号が必要となつている。

（考案が解決しようとする問題点） 従来は90°ずれの位相関係を保ってエンコーダ
の信号を分周することは困難であつたので、以上
のようにエンコーダ２のパルスをそのまま出力し
ていた。このため、エンコーダ２の１回転当りの
パルス数と、出力端子に接続する外部機器４の必
要な１回転当りのパルス数が異る場合が生じ、そ
の要求に対応することができなかつた。また、外
部機器４に合せたパルス数のエンコーダに交換す
ることも可能であるが、その場合には多種類のエ
ンコーダを準備する必要があつた。

この考案は上記のような問題点を解消するため
になされたもので、１種類のパルス発生器を準備
するだけでよく、しかも、そのパルス発生器のパ
ルス数よりも小さい数であれば、あらゆるパルス
数に分周することを可能とする安価で自由度の高
いパルス分周回路を得ることを目的とする。

〔問題点を解決するための手段〕

この考案に係るパルス分周回路は、90°位相の
ずれた２つのパルス信号及び１回転当たり１パル
ス信号を出力するパルス発生回路の出力信号が入
力し、パルス数を所定数てい倍した移動量信号及
び回転方向を示す信号からなる一対の信号を得る
てい倍回路、前記てい倍回路の出力が入力してそ
のパルス数をアツプダウンカウントし、また１回
転当たりに１パルス出力する前記信号により、カ
ウント値をリセツトするアツプダウンカウンタ、
前記アツプダウンカウンタの値を保持するラツチ
回路、アツプダウンカウンタのカウント数に対応
した所定のデータが記憶され、ラツチ回路で保持
された値をアドレスとして該データを出力する記
憶手段を備えたものである。

〔作用〕

この考案においては、アツプダウンカウンタの
の値が記憶手段のアドレスとして入力し、記憶手
段のデータテーブルから対応するデータを読み出
し、必要な分周したパルス数を生成する。

〔実施例〕

以下、この考案の一実施例を１回転に６パルス
発生するエンコーダの出力を１回転３パルスに分
周する例について示す。第１図において、第５図
及び第８図と同一符号のものはそれらと同一のも
のを示す。７は例えば8bitのアツプダウンカウン
タで、６×４×２＝48パルス以上カウントでき
る。８はラツチ回路、９は０〜255（2⁸＝256）個
のアドレスが指定できる8bit入力で、ビツト０の
データ０、ビツト１のデータ１及びビツト２のデ
ータ２を夫々出力する3bit出力のROMである。

次に動作について説明する。

１回転６パルスのエンコーダ２の出力信号は、
てい倍回路６（４てい倍；第８図参照）により４
てい倍される。エンコーダ２が正回転すれば信号
PLSにパルスが発生し、１回転に６×４＝24個パ
ルスが発生する。このとき、アツプダウンカウン
タ７はパルスが入る毎にカウント値を増加させ、
このカウント値はラツチ回路８で保持される。
ROM９はラツチ回路８で保持されたカウント値
をアドレス信号としてデータを読み出し、順に出
力する。

この場合、第２図に示すように、ROM９に
は、例えば、アドレス０にデータ５（16進法）を
書き込むことにより、ビツト０に１、ビツト１に
０及びビツト２に１のデータが書き込まれてい
る。

正転時において、アツプダウンカウンタ７はカ
ウントをアツプする方向にカウントし、エンコー
ダ２の信号の１回転に１パルス出力される信号を
用いて、アツプダウンカウンタ７をリセツトする
と、カウント値は０〜23の間を往来する。同様に
して逆回転時は、233（−23）〜０の間を往来す
る。このため、アツプダウンカウンタ７はエンコ
ーダのパルス数の４×２＝８倍以上、数えること
ができるものが必要である。そして、第２図のよ
うなデータパターンを格納したROM９を用いた
回路に、信号PLSのパルス、あるいは信号MNS
のパルスを入れたときの出力波形がそれぞれ第３
図及び第４図である。

尚、第３図において、A′はデータ０の信号、
B′はデータ１の信号及びZ′はデータ２の信号であ
る。

信号PLSのパルス入力時、すなわちエンコーダ
２が正転時は信号A′の方が信号B′より90°位相の
進んだ波形が得られる。また、信号MNSのパル
ス入力時、すなわちエンコーダ２が逆転時は、信
号B′の方が信号A′より90°位相の進んだ波形が得
られる。

なお、上記実施例ではパルス発生器としてエン
コーダの例を用いたが、この考案は位相の90°ず
れた２つの信号と、１回転に１パルス出力する信
号の３つのパルス出力信号を有する全てのパルス
発生器から信号が対象であり、エンコーダに限定
されるものではない。

また、エンコーダのパルスを４てい倍した信号
PLS，MNSをそれぞれアツプダウンカウンタの
アツプ入力、ダウン入力へ入力する例を示した
が、２てい倍又は１てい倍の信号PLS，MNSを
用いてもよく、そのてい倍数は任意である。

さらに、データのパターンを記憶する素子とし
てROM９を用いたが、RAMを用いて、CPUで
計算してRAMを書き込んで使用することもでき
る。

さらにまた、信号A′と信号B′との位相差は、
ROMデータの作り方によつては90°以外の任意の
値が得られる。

〔考案の効果〕 以上のようにこの考案によれば、記憶手段に入
力信号に対応したデータパターンを記憶させてお
いて読み出すようにしたので、パルス発生器のパ
ルスより少いパルスであれば、記憶手段のデータ
テーブルを変更するだけで、約90°の位相をずら
した関係を保つたままで任意のパルスに分周した
信号が出力できる。

【図面の簡単な説明】

第１図はこの考案の一実施例によるパルス分周
回路、第２図は前記実施例の中で用いられている
ROMのデータテーブルの説明図、第３図及び第
４図は前記実施例の動作を示すタイムチヤート、
第５図は従来構成図、第６図及び第７図はエンコ
ーダ信号のタイムチヤート、第８図はてい倍回路
の回路図である。 図において、１はモータ、２はエンコーダ、６
はてい倍回路、７はアツプダウンカウンタ、８は
ラツチ回路、９はROMである。

Claims (1)

1. 【実用新案登録請求の範囲】 90°位相のずれた２つのパルス信号及び１回転
   当たり１パルス信号を出力するパルス発生回路の
   出力信号を分周する回路において、 前記パルス発生回路の出力信号が入力し、パル
   ス数を所定数てい倍した移動量信号及び回転方向
   を示す信号からなる一対の信号を得るてい倍回
   路、前記てい倍回路の出力が入力してそのパルス
   数をアツプダウンカウントし、また１回転当たり
   に１パルス出力する前記信号により、カウント値
   をリセツトするアツプダウンカウンタ、前記アツ
   プダウンカウンタの値を保持するラツチ回路と、
   アツプダウンカウンタのカウンタ数に対応した所
   定のデータが記憶され、ラツチ回路で保持された
   値をアドレスとして該データを出力する記憶手段
   を備えたことを特徴とするパルス分周回路。