JPS58157386A - サ−ボモ−タの複数同時制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の対象 本発明はサーボモータの制御方式に係シ、特に、デジタ
ル制御方式における複数モータの制御に関する。

従来技術 従来のサーボモータ制御はアナログ回路が主流であり比
較的、低価格であるため、モータに対応して制御回路を
持つことが出来たが、近年、マイクロコンビーータ技術
の発展と合わせて。

精度面保守面で利点の多いデジタル制御に変わって来て
いる。しかし複数のサーボモータを制御するために複数
の制御回路を持つのでは高価になってしまうという欠点
があった。

発明の目的 本発明の目的はサンプリング周期を変えずに・、かつ一
式の制御部で複数のサーボモータの偏差゛、操作量の演
算を行える制御方式を提供することにある。

デジタル制御方式を採用した場合、複数のモータ間の関
連や、コスト、実装面で不利な点力ｊ多いが無調整化や
障害探索等、利点が多い本発明はできるだけ、低価格に
、実現する方法である。

発明の実施例 以下、本発明の一実施例を第１図によシ説明する。１け
プログラムカウンタであシブログラムアドレスＸモータ
数ルのビット幅の自走カウンタである（モータ数かは１
，２．４・・・）従ってプログラムカウンタが１周する
間、制御メモリアドレスはル回まわることになる。４は
サンプリング周期毎の目標値を格納するメモリであシ、
５．６．７は８，９．１０のロータリエンコーダからの
信号を位置、速度の情報に変換する前述の変換器１であ
る。この変換器１の変換周期もサンプリング周期に合わ
せておけば４の内容と対応させることができる。プログ
ラムカウンタの上位のビットはそのままデコードし、５
，６．７等、モータ番号を選択する制御信号として用い
る。１１゜１２．１５は前述の変換器２であシ同一モー
タに対してはサンプリング周期毎に出力されることにな
る。ここでサンプリング周期は制御メモリのモータ１個
に対する処理時間のれ倍に設定しておく必・要がある。

２，５は制御メモリと演算論理回路（以下Ａ１１ｌと称
する）であり、モータ１個分について制御できる能力を
持っている。

以上のように本実施例によれば制御メモリ、Ａ１１ｌ、
プログラムカウンタ等、一式の制御部で複数のサーボモ
ータを制御することが可能となる。

また、タイムチャートは第２図の如く制御部からは常に
１個分のモータしか見えないので制御が簡単になるとい
う効果がある。

発明の効果 本発明によれば複数のサーボモータの制御を一式のプロ
グラムカウンタ、Ａ１１ｌ、制御メモリで行えるため、
物量の削減が可能となシ、実装面積で２１５程度、減ら
すことができ、低価格になり、かつ制御も簡単になると
いう効果がおる。

【図面の簡単な説明】

第１図は本発明の一実施例の機能ブロック図、第２図は
同じくモータ４個の時のタイムチャートである。 １・・・プログラムカウンタ、 ２・・・制御メモリ、　　　　５・・・Ａｕ１４・・・
目標値メモリ、　　５，６．７・・・変換器１．８．９
．１０・・・ロークリエンコーダ、ｉｔ、１２，１５・
・・変換器２． １４．１５．１（Ｓ・・・サーボモータ。 才１図 一オ′　２　図

Claims (1)

【特許請求の範囲】
1. １、　位置および速度のサンプリング値と目標値との偏
   差より、操作量を決定し、サーボモータの駆動パルス幅
   に反映させるサーボモータの制御ループにおいて、モー
   タの回転を位置および速度の情報に変換する変換器（１
   ）と、操作量をパルス幅に変換する変換器（２）とを具
   備し、操作量演算を演算−理回路と制御メモリとで行う
   方式でちゃ前記演算論理回路の入力と出力を各々バス構
   成にし、変換器（１）を入力バスに、変換器（２１を出
   力バスに対にしてル式接続し、サンプリング周期と操作
   量出力周期とを、制御メモリの一連の実行周期のル倍に
   設定することによってル個のサーボモータの制御を可能
   としたことを特徴とするす、−ボモータの複数同時制御
   方式。