JPS61142815A - 非同期周期信号獲得装置 - Google Patents
非同期周期信号獲得装置Info
- Publication number
- JPS61142815A JPS61142815A JP60265182A JP26518285A JPS61142815A JP S61142815 A JPS61142815 A JP S61142815A JP 60265182 A JP60265182 A JP 60265182A JP 26518285 A JP26518285 A JP 26518285A JP S61142815 A JPS61142815 A JP S61142815A
- Authority
- JP
- Japan
- Prior art keywords
- flip
- flop
- input
- flops
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60T—VEHICLE BRAKE CONTROL SYSTEMS OR PARTS THEREOF; BRAKE CONTROL SYSTEMS OR PARTS THEREOF, IN GENERAL; ARRANGEMENT OF BRAKING ELEMENTS ON VEHICLES IN GENERAL; PORTABLE DEVICES FOR PREVENTING UNWANTED MOVEMENT OF VEHICLES; VEHICLE MODIFICATIONS TO FACILITATE COOLING OF BRAKES
- B60T8/00—Arrangements for adjusting wheel-braking force to meet varying vehicular or ground-surface conditions, e.g. limiting or varying distribution of braking force
- B60T8/17—Using electrical or electronic regulation means to control braking
- B60T8/172—Determining control parameters used in the regulation, e.g. by calculations involving measured or detected parameters
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P3/00—Measuring linear or angular speed; Measuring differences of linear or angular speeds
- G01P3/42—Devices characterised by the use of electric or magnetic means
- G01P3/44—Devices characterised by the use of electric or magnetic means for measuring angular speed
- G01P3/48—Devices characterised by the use of electric or magnetic means for measuring angular speed by measuring frequency of generated current or voltage
- G01P3/481—Devices characterised by the use of electric or magnetic means for measuring angular speed by measuring frequency of generated current or voltage of pulse signals
- G01P3/489—Digital circuits therefor
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
非同期の周期性信号を獲得する電子装置に関する。
これらの装置は、自動車または重量車両に関するアンチ
スキツドブレーキ系統、アンチスリップ系統、倍力ステ
アリング系統、およびいわゆる制御サスペンション系統
のような自動安全システムに不質的に統合されるべきも
のである。以下において、この概念を明確にするため、
アンチスキッドブレーキ系統に適用して異なる車輪の速
度の測定に使用するとする。これらの同じまたは異なっ
た変数に基づく他の応用への置き換えはこの分野の専門
家の能力の範囲内であり、本発明の範囲を逸脱するもの
ではない。
スキツドブレーキ系統、アンチスリップ系統、倍力ステ
アリング系統、およびいわゆる制御サスペンション系統
のような自動安全システムに不質的に統合されるべきも
のである。以下において、この概念を明確にするため、
アンチスキッドブレーキ系統に適用して異なる車輪の速
度の測定に使用するとする。これらの同じまたは異なっ
た変数に基づく他の応用への置き換えはこの分野の専門
家の能力の範囲内であり、本発明の範囲を逸脱するもの
ではない。
特に注意すべきは、車輪の速度に関する限り、電子獲得
装置が従来あったとすれば、それらは２つの速度のため
に１つの測定回路を用い４つの車の車輪には２つの回路
を要するものであること、および４つ以上の車輪の車両
、たとえば６輪車を用意する必要があるとすれば、標準
／・ウジングの収容力を越えてしまうことである。
装置が従来あったとすれば、それらは２つの速度のため
に１つの測定回路を用い４つの車の車輪には２つの回路
を要するものであること、および４つ以上の車輪の車両
、たとえば６輪車を用意する必要があるとすれば、標準
／・ウジングの収容力を越えてしまうことである。
更に概念を明確にするために、ここではたとえば市場に
て増々普通となる６輪重量車両を扱い、このため安全／
自動装置の要求は増々多くなる。
て増々普通となる６輪重量車両を扱い、このため安全／
自動装置の要求は増々多くなる。
速度データは、４輪以上の１址車両では約Ｏ〜ｌ−２
ｋＨｚ 、’輪車間ではＯ 〜１．８ ｋＨｚの周波数
範囲に相当することを指摘しておく。
ｋＨｚ 、’輪車間ではＯ 〜１．８ ｋＨｚの周波数
範囲に相当することを指摘しておく。
また、注意すべきは、両立しなければ、一見して少なく
とも外見上は少なくとも二律背反に陥いる問題がしばし
ば生ずることである。このため、アンチスキッドブレー
キ系統に適用した場合、一方においては速度（たとえば
瞬時車輪速度）の測定精度を高（することと他方におい
ては応答性を高めることとの折衷案を与え、しかもたと
え信号の周期がどうであってもこれを与えることが必要
である。したがって、同じタイプ（立上りまたは立下り
）の２つのエツジ間の各周期をこれらエツジに関するあ
らゆるデータの欠落なしに測定する必要があることがわ
かる。
とも外見上は少なくとも二律背反に陥いる問題がしばし
ば生ずることである。このため、アンチスキッドブレー
キ系統に適用した場合、一方においては速度（たとえば
瞬時車輪速度）の測定精度を高（することと他方におい
ては応答性を高めることとの折衷案を与え、しかもたと
え信号の周期がどうであってもこれを与えることが必要
である。したがって、同じタイプ（立上りまたは立下り
）の２つのエツジ間の各周期をこれらエツジに関するあ
らゆるデータの欠落なしに測定する必要があることがわ
かる。
ここで、既に強調したとおり、標準ハウジングの最大収
容力は特別な回路（本質的にはマイクロプロセッサまた
は特定のカウンタ）によってそれぞれ２つの速度を測定
する２つの測定副回路しか認めず、これから４つの車輪
に対する制限が生まれ、４つ以上の車輪を有する実用車
両には十分ではなくなる。
容力は特別な回路（本質的にはマイクロプロセッサまた
は特定のカウンタ）によってそれぞれ２つの速度を測定
する２つの測定副回路しか認めず、これから４つの車輪
に対する制限が生まれ、４つ以上の車輪を有する実用車
両には十分ではなくなる。
本発明の目的は、小数のりを部回路と共に標準とするこ
とができるマイクロプロセッサ１個だけを使用して特に
４つ以上の非同期周期信号の獲得を達成することにある
。本発明によれば、標準タイプの８ビツトマイクロプロ
セツサを使って８個までの非回期周期信号が獲得され、
実際、このタイプの信号を１個から８個まで獲得した。
とができるマイクロプロセッサ１個だけを使用して特に
４つ以上の非同期周期信号の獲得を達成することにある
。本発明によれば、標準タイプの８ビツトマイクロプロ
セツサを使って８個までの非回期周期信号が獲得され、
実際、このタイプの信号を１個から８個まで獲得した。
グにぴったり嵌る比較的寸法の小さいプリント回路の使
用を可能にさせている。
用を可能にさせている。
したがって、本発明の本質的な目的は、存在する信号全
てを共通に測定処理するのに使われる１個のマイクロプ
ロセッサまたは１個の特別な処理装置にある。この装置
は非同期周期信号の獲得およびこの信号の周波数の実時
間での計算を可能にし、特別な外部回路の使用および測
定精度を高め、応答時間を短（するマイクロプロセッサ
のタイマ入力の使用を可能にしている。
てを共通に測定処理するのに使われる１個のマイクロプ
ロセッサまたは１個の特別な処理装置にある。この装置
は非同期周期信号の獲得およびこの信号の周波数の実時
間での計算を可能にし、特別な外部回路の使用および測
定精度を高め、応答時間を短（するマイクロプロセッサ
のタイマ入力の使用を可能にしている。
本装置は特に、車両用各種アンチスキッドブレーキ系統
、電子的補助の車両用ステアリング系統、または電子的
補助のサスペンション系統に適用することができる。
、電子的補助の車両用ステアリング系統、または電子的
補助のサスペンション系統に適用することができる。
本装置においてはどのようなタイプの非同期周期信号で
も１ないし８個の信号を獲得して処理することができ、
測定可能な周波数範囲は前記タイマ入力によって測定さ
れる信号の数に逆比例する。
も１ないし８個の信号を獲得して処理することができ、
測定可能な周波数範囲は前記タイマ入力によって測定さ
れる信号の数に逆比例する。
したがって、基準クロックＩ ＭＨｚの８ビツトマイク
ロプロセツサを使うことにより、１つの信号の最大周波
数は７．２ ｋＨｚのオーダーにある。
ロプロセツサを使うことにより、１つの信号の最大周波
数は７．２ ｋＨｚのオーダーにある。
本装置はまた、同期のために第１の段に使用するように
した存在信号の外部記憶手段と、第２記憶段とを有して
いる。この記憶段のリセットは読取りの終了時に自動的
に行なわれる。これを行なうため、マイクロプロセッサ
のサンプリング出力はデータの損失なく、最小時間で使
用され、１組のクリップフロップによりどのような形の
信号をも記憶するようにしている。
した存在信号の外部記憶手段と、第２記憶段とを有して
いる。この記憶段のリセットは読取りの終了時に自動的
に行なわれる。これを行なうため、マイクロプロセッサ
のサンプリング出力はデータの損失なく、最小時間で使
用され、１組のクリップフロップによりどのような形の
信号をも記憶するようにしている。
技術的特徴および本発明の利点のより一層の理解を与え
るため、以下添付図面に例示した本発明の好適な実施例
について詳述するが、本発明はこの特定の実施例に限定
されるものではな（、本発明の精神の範囲内での変化変
形は可能である。
るため、以下添付図面に例示した本発明の好適な実施例
について詳述するが、本発明はこの特定の実施例に限定
されるものではな（、本発明の精神の範囲内での変化変
形は可能である。
図面を参照すれば、第１図は本発明による装置のブロッ
ク図を示し、第２図は本発明による装置全体のブロック
図を示している。第３図はサンプリング信号およびリセ
ット信号のタイミング図を示し、第４図は主だった信号
のタイミング図を示している。第５図は周波数を関数と
するエラーの分布を示している。第６図は第１図の実施
例に使用のＭＯＴＯＲＯＬＡ社製のマイクロプロセッサ
ＭＣ６８０１のブロックを示している。
ク図を示し、第２図は本発明による装置全体のブロック
図を示している。第３図はサンプリング信号およびリセ
ット信号のタイミング図を示し、第４図は主だった信号
のタイミング図を示している。第５図は周波数を関数と
するエラーの分布を示している。第６図は第１図の実施
例に使用のＭＯＴＯＲＯＬＡ社製のマイクロプロセッサ
ＭＣ６８０１のブロックを示している。
以下において簡単にするために、周期信号は適当なタイ
プの前段にて波形整形されており、したがってＴＴＬコ
ンパチブルまたはＣＭＯＳコンパチブルの信号であると
する。処理を説明するのに１個の速度信号Ｓｖ□（第１
図）の場合で開始し、次いで８個の非同時性の信号（Ｓ
Ｖ工〜５ｖｔｔ、第１図）の場合に移っていく。波形整
形された速度信号ＳＶ□はエツジトリガ弐〇ｉフリップ
フロップＢ□によって形成された同期段（第１図、第２
図）のＤ□、に入力される。フリップ７０ツブＢ工はＣ
ＬＫ１□にてマイクロプロセッサＭＰのクロックＥから
クロックＥの半分の周波数で出力される信号Ｅ□によっ
てサンプリングされる。
プの前段にて波形整形されており、したがってＴＴＬコ
ンパチブルまたはＣＭＯＳコンパチブルの信号であると
する。処理を説明するのに１個の速度信号Ｓｖ□（第１
図）の場合で開始し、次いで８個の非同時性の信号（Ｓ
Ｖ工〜５ｖｔｔ、第１図）の場合に移っていく。波形整
形された速度信号ＳＶ□はエツジトリガ弐〇ｉフリップ
フロップＢ□によって形成された同期段（第１図、第２
図）のＤ□、に入力される。フリップ７０ツブＢ工はＣ
ＬＫ１□にてマイクロプロセッサＭＰのクロックＥから
クロックＥの半分の周波数で出力される信号Ｅ□によっ
てサンプリングされる。
゛この方法において、 ＣＬＫ□□に到達する信号の各
立上りエツジにて、Ｑ工□から得られる信号はＤ□□に
到達している信号の値をとる。マイクロプロセッサのク
ロックがＩ ＭＨｚであれば、Ｅ工は５００ ｋＨｚで
、２マイクロ秒ごとであり、Ｑ□□はＤ工、と同じ値に
置かれて同期がとられる。この信号は次いでクロック人
力ＣＬＫ２□を介して入力されてエツジトリガ式り形ク
リップフロップＢ２によって処理される。モ、□が０状
態にあり、ＱがＣＬＫ２□に達したＱ□、信号の各立上
りエツジにて１の状態にある時、Ｑ２□はＤ２□の値を
とり、次いでＱ−Ｄ接続のため値Ｑ２□をとる。このよ
うにして、立上りエツジはマイクロプロセッサＭＰがこ
のデータを処理し終るまで格納される。クリップフロッ
プＢ２の出力Ｑ２□は８人力ＡＮＤゲートの入力の１つ
（または２つの４人力ＡＮＤゲートの入力の１つ）に与
えられ、通常はｌ状態を維持する。立上りエツジが現わ
れると、Ｑ２□はｌ状態からゲートを切換える０状態に
行き、マイクロプロセッサＭＰのポート２−Ｐ２ｏ（入
力キャプチャーＩＣ）を介して割込みが生じ、マイクロ
プロセッサＭＰは割込みが生じたその時に自動的に格納
する。
立上りエツジにて、Ｑ工□から得られる信号はＤ□□に
到達している信号の値をとる。マイクロプロセッサのク
ロックがＩ ＭＨｚであれば、Ｅ工は５００ ｋＨｚで
、２マイクロ秒ごとであり、Ｑ□□はＤ工、と同じ値に
置かれて同期がとられる。この信号は次いでクロック人
力ＣＬＫ２□を介して入力されてエツジトリガ式り形ク
リップフロップＢ２によって処理される。モ、□が０状
態にあり、ＱがＣＬＫ２□に達したＱ□、信号の各立上
りエツジにて１の状態にある時、Ｑ２□はＤ２□の値を
とり、次いでＱ−Ｄ接続のため値Ｑ２□をとる。このよ
うにして、立上りエツジはマイクロプロセッサＭＰがこ
のデータを処理し終るまで格納される。クリップフロッ
プＢ２の出力Ｑ２□は８人力ＡＮＤゲートの入力の１つ
（または２つの４人力ＡＮＤゲートの入力の１つ）に与
えられ、通常はｌ状態を維持する。立上りエツジが現わ
れると、Ｑ２□はｌ状態からゲートを切換える０状態に
行き、マイクロプロセッサＭＰのポート２−Ｐ２ｏ（入
力キャプチャーＩＣ）を介して割込みが生じ、マイクロ
プロセッサＭＰは割込みが生じたその時に自動的に格納
する。
８つの速度によって作動している場合、各速度信号ＳＶ
工ないしＳ■８は一列になったフリップフロップＢ工の
１つに与えられ、動作は同じである。
工ないしＳ■８は一列になったフリップフロップＢ工の
１つに与えられ、動作は同じである。
上述の動作は信号のインデックスの後の数字１を対応す
る信号のインデックスに置き換えることによって他の信
号に適用する。すなわち、Ｄ□□はＤ 〜Ｄ に、ＣＬ
Ｋ２□はＣＬＫ２□〜ＣＬＫ２８に、＠寺・と置き換え
る。
る信号のインデックスに置き換えることによって他の信
号に適用する。すなわち、Ｄ□□はＤ 〜Ｄ に、ＣＬ
Ｋ２□はＣＬＫ２□〜ＣＬＫ２８に、＠寺・と置き換え
る。
マイクロプロセッサが割込み出現の時間を自動的に格納
し終えた時、次の一連の動作に従って処理に入る。第６
図を参照すれば、本発明に特に適したＭＯＴＯＲＯＬＡ
社のＭＣ６８０１？イタロブＣ１七ッサの線図部分が示
されている。
し終えた時、次の一連の動作に従って処理に入る。第６
図を参照すれば、本発明に特に適したＭＯＴＯＲＯＬＡ
社のＭＣ６８０１？イタロブＣ１七ッサの線図部分が示
されている。
ｌ）サンプリングクロックＥ／Ｅ工の禁止ツブフロップ
Ｂ、はＱ４およびＣＬＫ□□〜ＣＬＫ１８を介して一連
のフリップフロップＢ１１ｃおける速度信号のサンプリ
ングを阻止し、？ンプリングが再び許可されるまで割込
みを生じさせない。
Ｂ、はＱ４およびＣＬＫ□□〜ＣＬＫ１８を介して一連
のフリップフロップＢ１１ｃおける速度信号のサンプリ
ングを阻止し、？ンプリングが再び許可されるまで割込
みを生じさせない。
２）割込みが生じた時間の読取り
この読取りはマイクロプロセッサの入力キャプチャーレ
ジスタＰ２゜（ボート２）について行なわれる。
ジスタＰ２゜（ボート２）について行なわれる。
３）フリップ７０ツブＢ２の出力状態の読取りおよびそ
の段階での自動リセット 読取りは変換点が生じた時の１つの信号（または同時に
複数の信号）（８つまでの信号）を検出するのに使用さ
れ、その読取りと同時に自動リセットが行なわれる。一
連の７リツプフロソプＢ１の各出力Ｑ工、〜Ｑ□、は、
８個の使用可能入力を有するマイクロプロセッサＭＰの
ボート３（第６図）へ接続されている。ポート３での読
取りは出力ストローブ信号Ｏ８３の検出と共に行なわれ
る（通常、マイクロプロセッサＭＰとボート３を介して
の周辺部との対話用に使用され、その信号は読取り時に
０、書込み時忙１となる）。ストローブ信号ＯＳ、 （
ポート３）のこの検出は第３図に示したように内部クロ
ックによって連続発生され、出力ストローブ信号Ｏ８，
はクロンク信号Ｅが状態１で達するごとに０状態から１
状態へ、またはその逆の状態へ行（１出力状態の正確な
読取りが行なわれた後クリップ７０ツブをリセットする
だけのために、Ｄ３で受けた信号Ｏ８３はマイクロプロ
セッサＭＰの内部クロックＥによってＣＬＫ３でサンプ
リングされるエツジトリガ弐〇型フリップフロップＢ３
により１サイクルだけ７７トされる。セット信号はクロ
ックの次の立上りエツジのときしかＱ３からフリップフ
ロップＢ２の訂９２□〜寄テ２８へ到達しない（第４図
）。
の段階での自動リセット 読取りは変換点が生じた時の１つの信号（または同時に
複数の信号）（８つまでの信号）を検出するのに使用さ
れ、その読取りと同時に自動リセットが行なわれる。一
連の７リツプフロソプＢ１の各出力Ｑ工、〜Ｑ□、は、
８個の使用可能入力を有するマイクロプロセッサＭＰの
ボート３（第６図）へ接続されている。ポート３での読
取りは出力ストローブ信号Ｏ８３の検出と共に行なわれ
る（通常、マイクロプロセッサＭＰとボート３を介して
の周辺部との対話用に使用され、その信号は読取り時に
０、書込み時忙１となる）。ストローブ信号ＯＳ、 （
ポート３）のこの検出は第３図に示したように内部クロ
ックによって連続発生され、出力ストローブ信号Ｏ８，
はクロンク信号Ｅが状態１で達するごとに０状態から１
状態へ、またはその逆の状態へ行（１出力状態の正確な
読取りが行なわれた後クリップ７０ツブをリセットする
だけのために、Ｄ３で受けた信号Ｏ８３はマイクロプロ
セッサＭＰの内部クロックＥによってＣＬＫ３でサンプ
リングされるエツジトリガ弐〇型フリップフロップＢ３
により１サイクルだけ７７トされる。セット信号はクロ
ックの次の立上りエツジのときしかＱ３からフリップフ
ロップＢ２の訂９２□〜寄テ２８へ到達しない（第４図
）。
４）カウンタの自動転送の許可
５）サンプリングクロックＥ１のバリデー７ヨンおよび
再入可能割込みの許可 状態およびタイマ制御（タイマＴＲＣ３Ｒ）レジスタの
読取りは入力キャプチャーの割込みの場合に自動転送を
許可する。この読取りに続いて、Ｐ□。（ボー）１）は
１状態にセットされて、フリップ７０ツブＢ工の段のク
ロックＥ□のバリデーションを行なう。この時、マイク
ロプロセラ？ ＭＰはセーブされ得る次のデータをレジ
スタ内に格納する。つまり、インデックスＸ、Ｘ＋１＝
立上りエツジの発生の時間Ｔ１、およびア、キュムレー
タＢ：その立上りエツジの発生時における１つの入力（
または複数の入力）のイメージ、のデータである。この
時において、マイクロプロセッサはレジスタＡおよびＸ
が破壊されていない（新しい割込みの場合はスタックに
セーブされており、しばしば再入可能割込み７ステムが
呼出される）ので、新しい割込みを有効にすることがで
きる。
再入可能割込みの許可 状態およびタイマ制御（タイマＴＲＣ３Ｒ）レジスタの
読取りは入力キャプチャーの割込みの場合に自動転送を
許可する。この読取りに続いて、Ｐ□。（ボー）１）は
１状態にセットされて、フリップ７０ツブＢ工の段のク
ロックＥ□のバリデーションを行なう。この時、マイク
ロプロセラ？ ＭＰはセーブされ得る次のデータをレジ
スタ内に格納する。つまり、インデックスＸ、Ｘ＋１＝
立上りエツジの発生の時間Ｔ１、およびア、キュムレー
タＢ：その立上りエツジの発生時における１つの入力（
または複数の入力）のイメージ、のデータである。この
時において、マイクロプロセッサはレジスタＡおよびＸ
が破壊されていない（新しい割込みの場合はスタックに
セーブされており、しばしば再入可能割込み７ステムが
呼出される）ので、新しい割込みを有効にすることがで
きる。
この動作は第４図のように速度信号Ｓｖｉについて全て
図式的に表わすことができる。信号Ｑ２．はＰ２゜（ポ
ート２）で読取られることになり、Ｓｖｉステップ以降
ＣＬＫ１ｉの最初の立上りエツジにて１状態からＯ状態
へ行く。この信号Ｑ２１は、 Ｑ３（苺：Ｔ２ｉ ）が
１状態から０状態へ変った時１状態に戻る。周波数ＣＬ
Ｋ１ｉ ＝ Ｅ工はプロセッサのクロックＥの半分の周
波数である。信号ＣＬＫ１ｉ ＝ Ｅ□はＰｌＧが１状
態から０状態へ変った時禁止され、Ｐｌｏが１状態に戻
ると再び有効にされる。サンプリングが許可されて（・
ない間は、割込みは一切発生しない。
図式的に表わすことができる。信号Ｑ２．はＰ２゜（ポ
ート２）で読取られることになり、Ｓｖｉステップ以降
ＣＬＫ１ｉの最初の立上りエツジにて１状態からＯ状態
へ行く。この信号Ｑ２１は、 Ｑ３（苺：Ｔ２ｉ ）が
１状態から０状態へ変った時１状態に戻る。周波数ＣＬ
Ｋ１ｉ ＝ Ｅ工はプロセッサのクロックＥの半分の周
波数である。信号ＣＬＫ１ｉ ＝ Ｅ□はＰｌＧが１状
態から０状態へ変った時禁止され、Ｐｌｏが１状態に戻
ると再び有効にされる。サンプリングが許可されて（・
ない間は、割込みは一切発生しない。
Ｐｌｏの１状態から０状態への変換点に続いて、ストロ
ーブ信号ＯＳ、（ボート３）は０状態へ行き、すぐに（
１つのＥサイクルの間を置いて） Ｑ３（面２１）が０
状態になり、したがってＱｉは１状態に戻る。
ーブ信号ＯＳ、（ボート３）は０状態へ行き、すぐに（
１つのＥサイクルの間を置いて） Ｑ３（面２１）が０
状態になり、したがってＱｉは１状態に戻る。
このＱ・は第４図のタイミング図の最後の２つの！
要素まで戻すようにしている。これらの動作の全てを考
慮しなげれば、最大の測定エラーが定義されることがあ
る。これらのエラーはそれらの正負符号に従って２つの
場合に分けられる。
慮しなげれば、最大の測定エラーが定義されることがあ
る。これらのエラーはそれらの正負符号に従って２つの
場合に分けられる。
負エラー
第４図のタイミング図（下から２番目の線図、μＳで示
しである）によれば、これは、エツジＦＭがサンプリン
グクロックの禁止ＩＨの直前に現われ、一方割込みがＭ
ＵＬ命令の開始時に生じた（プログラム中量も長い）時
の場合である。入力キャプチャー（ＩＣ）時間ｔ０との
遅れがｌＯμＳあり、割込みの開始までが１２μｓ、そ
して禁止前の割込みプログラムの開始まで５μｓと、２
７μｓの負エラーになる。
しである）によれば、これは、エツジＦＭがサンプリン
グクロックの禁止ＩＨの直前に現われ、一方割込みがＭ
ＵＬ命令の開始時に生じた（プログラム中量も長い）時
の場合である。入力キャプチャー（ＩＣ）時間ｔ０との
遅れがｌＯμＳあり、割込みの開始までが１２μｓ、そ
して禁止前の割込みプログラムの開始まで５μｓと、２
７μｓの負エラーになる。
正エラー
第４図のタイミング図（一番下の線図）によれば、これ
は、エツジＦＭがクロックの禁止ＩＨの直後に現われ、
一方では割込みプログラムによる遅れ、すなわちクロッ
クの再度のバリデーションＲＨまでの１３μｓを考慮し
た場合である。
は、エツジＦＭがクロックの禁止ＩＨの直後に現われ、
一方では割込みプログラムによる遅れ、すなわちクロッ
クの再度のバリデーションＲＨまでの１３μｓを考慮し
た場合である。
図示によって与えられたこれらの評価はクロックが１Ｍ
Ｈｚ、すなわち１μｓの周期で動作しているマイクロプ
ロセッサに基いている。このため、同じ方向の２つのエ
ツジ間の周期Ｔの計算は第１の到達時間と第２の到達時
間との差に起因し、この例では約２７＋１３＝４０μｓ
と算出される。
Ｈｚ、すなわち１μｓの周期で動作しているマイクロプ
ロセッサに基いている。このため、同じ方向の２つのエ
ツジ間の周期Ｔの計算は第１の到達時間と第２の到達時
間との差に起因し、この例では約２７＋１３＝４０μｓ
と算出される。
このようにして定められた周波数／周期に基く速度の評
価の精度を推論してみる。マイクロプロセッサの内部ク
ロックは連続的な測定ウィンド、たとえば１０ｍ５のウ
ィンドを定め、このようなウィンドの間は、第１エツジ
ｔ□の発生時間が記憶され、連続エツジの番号はＮ番目
までとウィンドの最後に表われるｔＮとがカウントされ
る。
価の精度を推論してみる。マイクロプロセッサの内部ク
ロックは連続的な測定ウィンド、たとえば１０ｍ５のウ
ィンドを定め、このようなウィンドの間は、第１エツジ
ｔ□の発生時間が記憶され、連続エツジの番号はＮ番目
までとウィンドの最後に表われるｔＮとがカウントされ
る。
したがって、平均周期は以下のとうりとなる。
この平均周期の間に作られる最大相対的エラーはしたが
って、最大絶対エラーと第１および第２エツジ間の最小
持続時間との比である。最悪の場合、すなわち、信号の
周期が５ｍｓ よりわずかに太き（，１０ｍ５のウィン
ドの中に２つだけのエツジが与えられる時（Ｎ＝２、Ｎ
−１＝１）はである。
って、最大絶対エラーと第１および第２エツジ間の最小
持続時間との比である。最悪の場合、すなわち、信号の
周期が５ｍｓ よりわずかに太き（，１０ｍ５のウィン
ドの中に２つだけのエツジが与えられる時（Ｎ＝２、Ｎ
−１＝１）はである。
このようにして、最大エラーを周波数の関数として計算
することができ（第５図）、実際には、０．１〜０．８
％にあって、その０．８％は最も不利な場合に相当する
。したがって、エラーの範囲は第５図の曲線とそのＸ軸
との間に含まれる。
することができ（第５図）、実際には、０．１〜０．８
％にあって、その０．８％は最も不利な場合に相当する
。したがって、エラーの範囲は第５図の曲線とそのＸ軸
との間に含まれる。
このようにして、経験によって確められたとおり、非常
に体積が小さく１個のマイクロプロセッサを使って８個
の異なった速度をモニタし、処理することかでき、しか
もそれらを非常に少な〜・エラーをもって実時間で計算
できるものである、ということができる。マイクロプロ
セッサに格納されたデータおよび実時間で計算された速
度はしたがって、前述の各種車両への適用（アンチスキ
ッドブレーキ、倍力ステアリング、制御サスペン礒ヨン
、アンチスリップ等）のだめの計算の基礎として使用さ
れる。また、第１図によれば、向じカ−ドに、８個のＤ
型フリップ７０ノブ、５個のＤ型夕°プルフリップフロ
ップ（Ｂ２、Ｂ３〜Ｂ、）、８人力ＡＮＤゲートおよび
マイクロプロセッサＭＰにすべてを接続した１つの回路
を実装できることに注目すべきであり、前述のようｒ、
ＭＯＴＯＲＯＬＡ社のＭＣ６８０１（第６図）が特
に適していて簡単であり１本発明に従ってアセンブリに
容易に含められる。しかし、少なくとも同等の条件で同
じ機能を与える他のタイプの市販のマイクロプロセッサ
、あるいは特殊計数回路のような他の特別な回路を使用
することもできる。数値変数は本発明の範囲を逸脱する
ことなく想起できるものであること（たとえば１つの８
人力ＡＮＤゲートを２つの４人力ＡＮＤゲートに置き換
えること）は明らかである。
に体積が小さく１個のマイクロプロセッサを使って８個
の異なった速度をモニタし、処理することかでき、しか
もそれらを非常に少な〜・エラーをもって実時間で計算
できるものである、ということができる。マイクロプロ
セッサに格納されたデータおよび実時間で計算された速
度はしたがって、前述の各種車両への適用（アンチスキ
ッドブレーキ、倍力ステアリング、制御サスペン礒ヨン
、アンチスリップ等）のだめの計算の基礎として使用さ
れる。また、第１図によれば、向じカ−ドに、８個のＤ
型フリップ７０ノブ、５個のＤ型夕°プルフリップフロ
ップ（Ｂ２、Ｂ３〜Ｂ、）、８人力ＡＮＤゲートおよび
マイクロプロセッサＭＰにすべてを接続した１つの回路
を実装できることに注目すべきであり、前述のようｒ、
ＭＯＴＯＲＯＬＡ社のＭＣ６８０１（第６図）が特
に適していて簡単であり１本発明に従ってアセンブリに
容易に含められる。しかし、少なくとも同等の条件で同
じ機能を与える他のタイプの市販のマイクロプロセッサ
、あるいは特殊計数回路のような他の特別な回路を使用
することもできる。数値変数は本発明の範囲を逸脱する
ことなく想起できるものであること（たとえば１つの８
人力ＡＮＤゲートを２つの４人力ＡＮＤゲートに置き換
えること）は明らかである。
また、強調すれば、これらのアセンブリは好適には高速
論理素子を使って作るのがよい。
論理素子を使って作るのがよい。
最後に、本発明による装置によって処理される入力信号
の数量は８に限定されるものではないことも注目すべき
である。しかし、市販のもので現在利用できるマイクロ
プロセッサおよび他の電子回路または素子の標準によれ
ば、本発明による装置は、１〜８個の入力信号の獲得に
使用される時コストに関する限りは特に顕著に興味が持
たれる
の数量は８に限定されるものではないことも注目すべき
である。しかし、市販のもので現在利用できるマイクロ
プロセッサおよび他の電子回路または素子の標準によれ
ば、本発明による装置は、１〜８個の入力信号の獲得に
使用される時コストに関する限りは特に顕著に興味が持
たれる
第１図は本発明による装置のブロック図、第２図は本発
明による装置全体のブロック図、第３図はサンプリング
およびリセット信号のタイミング図、第４図は主要な信
号のタイミング図、第５図のブロック図である。 ＭＰ・・マイクロプロセッサ、Ｂ・・クリップ７０ツブ
、Ｓｖ・・速度信号。 （ほか７名）
明による装置全体のブロック図、第３図はサンプリング
およびリセット信号のタイミング図、第４図は主要な信
号のタイミング図、第５図のブロック図である。 ＭＰ・・マイクロプロセッサ、Ｂ・・クリップ７０ツブ
、Ｓｖ・・速度信号。 （ほか７名）
Claims (1)
- 【特許請求の範囲】 １ Ｎ個の非同期周期性入力信号を獲得し処理する装置
において、前記入力信号を受けるＮ個１組の同期フリッ
プフロップ（Ｂ＿１）とこれらフリップフロップから来
た前記入力信号の存在を記憶する１組の記憶フリップフ
ロップ（Ｂ＿２）とを備え、Ｎ個１組のこの記憶フリッ
プフロップ（Ｂ＿２）はＮ入力ＡＮＤゲートタイプの副
回路を介して専用回路に接続される出力を有し、その専
用回路は内部クロックを有し、前記Ｎ個１組の同期フリ
ップフロップはフリップフロップ装置（Ｂ＿４）によっ
て前記クロックからサンプリングされ、かつ前記Ｎ個１
組の記憶フリップフロップは自動フリップフロップ（Ｂ
＿３）によって前記クロックからリセットされることを
特徴とする、非同期周期信号獲得装置。 ２ 専用回路は、マイクロプロセッサであることを特徴
とする特許請求の範囲第１項記載の装置。 ３ マイクロプロセッサは、存在する入力信号のすべて
を同時に獲得するに使用されるＡＮＤゲートの出力にて
１個のタイマ入力を有していることを特徴とする特許請
求の範囲第１項または第２項記載の装置。 ４ フリップフロップは、エッジトリガ式Ｄ型フリップ
フロップであることを特徴とする特許請求の範囲第１項
ないし第３項のいずれか１項に記載の装置。 ５ 同期フリップフロップ（Ｂ＿１）は、ＣＬＫ入力に
クロック信号およびＤ入力に入力信号を受けることによ
ってサンプリングされることを特徴とする特許請求の範
囲第４項記載の装置。 ６ 記憶フリップフロップ（Ｂ＿２）は、そのＣＬＫ入
力に、対応する同期フリップフロップのＱ出力から来る
入力信号を受け、記憶フリップフロップの＠Ｑ＠出力は
そのＤ入力に接続される一方、そのＱ出力は副回路のＡ
ＮＤゲート入力に接続されていることを特徴とする特許
請求の範囲第５項記載の装置。 ７ 同期フリップフロップ（Ｂ＿１）は、クロックの半
分の周波数でサンプリングされることを特徴とする特許
請求の範囲第１項ないし第６項のいずれか１項に記載の
装置。 ８ 記憶フリップフロップ（Ｂ＿２）の自動リセットは
、専用回路の読取りが完了するとすぐトリガされること
を特徴とする特許請求の範囲第１項ないし第７項のいず
れか１項に記載の装置。 ９ マイクロプロセッサは、記憶フリップフロップ（Ｂ
＿２）を自動リセットするのに使用される出力ストロー
ブ信号（ＯＳ＿３）を持った６８０１型のものとしたこ
とを特徴とする特許請求の範囲第２項ないし第８項のい
ずれか１項に記載の装置。 １０ 記憶されたデータからの入力信号に対応する速度
は、１つの要素によって実時間で計算されることを特徴
とする特許請求の範囲第１項ないし第９項のいずれか１
項に記載の装置。 １１ 入力信号の数量Ｎは１ないし８の範囲のものであ
ることを特徴とする特許請求の範囲第１項ないし第１０
項のいずれか１項に記載の装置。 １２ 車両用アンチスキッドブレーキ系統に使用される
ことを特徴とする特許請求の範囲第１項ないし第１１項
のいずれか１項に記載の装置。 １３ 車両用倍力ステアリング系統に使用されることを
特徴とする特許請求の範囲第１項ないし第１０項のいず
れか１項に記載の装置。 １４ 車両用制御サスペンション系統に使用されること
を特徴とする特許請求の範囲第１項ないし第１１項のい
ずれか１項に記載の装置。 １５ 車両の駆動車輪のスリップを避ける系統に使用さ
れることを特徴とする特許請求の範囲第１項ないし第１
０項のいずれか１項に記載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8418043A FR2573890B1 (fr) | 1984-11-27 | 1984-11-27 | Dispositifs electroniques d'acquisition des signaux periodiques asynchrones |
| FR8418043 | 1984-11-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61142815A true JPS61142815A (ja) | 1986-06-30 |
Family
ID=9309983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60265182A Pending JPS61142815A (ja) | 1984-11-27 | 1985-11-27 | 非同期周期信号獲得装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4731746A (ja) |
| EP (1) | EP0187063B1 (ja) |
| JP (1) | JPS61142815A (ja) |
| KR (1) | KR860004365A (ja) |
| DE (1) | DE3561934D1 (ja) |
| FR (1) | FR2573890B1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4536268A (en) * | 1984-03-12 | 1985-08-20 | American Cyanamid Company | Process for the reduction of the viscosity of high solids pigment slurries |
| US5081702A (en) * | 1989-03-09 | 1992-01-14 | Allied-Signal Inc. | Method and apparatus for processing more than one high speed signal through a single high speed input terminal of a microcontroller |
| JPH05314277A (ja) * | 1992-05-12 | 1993-11-26 | Nec Corp | ポート制御回路 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3324458A (en) * | 1964-05-18 | 1967-06-06 | Bunker Ramo | Monitoring apparatus |
| US3736575A (en) * | 1972-02-01 | 1973-05-29 | Dyad Systems Inc | Single line per bit asynchronous circuit and system |
| US3786440A (en) * | 1973-01-26 | 1974-01-15 | Gen Dynamics Corp | Digital data storage with equal input and output data rate, but variable memory shift rate |
| US3936663A (en) * | 1973-07-05 | 1976-02-03 | Velcon Filters, Inc. | Signal averaging circuit |
| US3881094A (en) * | 1973-07-05 | 1975-04-29 | Velcon Filters | Signal for evaluating sailboat performance |
| JPS5458112A (en) * | 1977-10-19 | 1979-05-10 | Hitachi Ltd | Electronic controller for internal combustion engine |
| US4184203A (en) * | 1978-10-20 | 1980-01-15 | Crane Co. | Wheel speed sensing system |
| US4400818A (en) * | 1981-01-29 | 1983-08-23 | Burroughs Corporation | Rotary switch simulator |
| DE3107115A1 (de) * | 1981-02-26 | 1982-09-09 | Robert Bosch Gmbh, 7000 Stuttgart | Antiblockierregelsystem |
| JPS57151455A (en) * | 1981-03-12 | 1982-09-18 | Nissan Motor Co Ltd | Antiskid controller |
| DE3127302C2 (de) * | 1981-07-10 | 1983-09-15 | Daimler-Benz Ag, 7000 Stuttgart | "Einrichtung zur Vortriebsregelung an Kraftfahrzeugen" |
| US4530059A (en) * | 1982-04-30 | 1985-07-16 | Lucas Industries Public Limited Company | Vehicle anti-lock breaking control |
| DE3234637A1 (de) * | 1982-09-18 | 1984-03-22 | Alfred Teves Gmbh, 6000 Frankfurt | Verfahren und schaltungsanordnung zur steuerung einer bremsschlupfregelanlage |
| EP0115202B1 (en) * | 1982-12-27 | 1988-03-02 | Nippondenso Co., Ltd. | Shock absorber control system |
-
1984
- 1984-11-27 FR FR8418043A patent/FR2573890B1/fr not_active Expired
-
1985
- 1985-11-12 US US06/797,059 patent/US4731746A/en not_active Expired - Fee Related
- 1985-11-20 EP EP85402258A patent/EP0187063B1/fr not_active Expired
- 1985-11-20 DE DE8585402258T patent/DE3561934D1/de not_active Expired
- 1985-11-21 KR KR1019850008713A patent/KR860004365A/ko not_active Application Discontinuation
- 1985-11-27 JP JP60265182A patent/JPS61142815A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0187063B1 (fr) | 1988-03-23 |
| KR860004365A (ko) | 1986-06-20 |
| FR2573890B1 (fr) | 1987-07-24 |
| US4731746A (en) | 1988-03-15 |
| DE3561934D1 (en) | 1988-04-28 |
| EP0187063A1 (fr) | 1986-07-09 |
| FR2573890A1 (fr) | 1986-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4667297A (en) | Running speed detector | |
| US4433919A (en) | Differential time interpolator | |
| EP0177557B1 (en) | Counting apparatus and method for frequency sampling | |
| EP0592165A2 (en) | Pulse generation/sensing arrangement for use in a microprocessor system | |
| JPS61142815A (ja) | 非同期周期信号獲得装置 | |
| US5198750A (en) | Extremely wide range frequency measurement method | |
| US5357490A (en) | Measuring timer system | |
| US3801906A (en) | Digital frequency meter | |
| JPH04346069A (ja) | 速度信号生成回路 | |
| JPS6346648B2 (ja) | ||
| RU2054681C1 (ru) | Устройство для измерения частоты следования импульсов | |
| SU1566351A1 (ru) | Устройство дл контрол информационной последовательности импульсов | |
| JPH0635998B2 (ja) | キャプチャ装置 | |
| JPS61501661A (ja) | 並列同期動作 | |
| JP2791906B2 (ja) | カウンタ装置 | |
| JPS628059A (ja) | パルス入力信号検出方式 | |
| JP3116644B2 (ja) | パルス周期計測法及びパルス周期計測装置 | |
| SU1115225A1 (ru) | Преобразователь код-временной интервал | |
| SU1287162A1 (ru) | Сигнатурный анализатор | |
| SU1697083A2 (ru) | Устройство обмена данными | |
| SU1425834A1 (ru) | Устройство дл измерени отношений временных интервалов | |
| SU968765A1 (ru) | Цифровое устройство дл определени кода скорости и ускорени | |
| SU1420546A1 (ru) | Цифровой фазометр | |
| SU907781A1 (ru) | Умножитель частоты | |
| SU750480A1 (ru) | Устройство дл сравнени чисел с допусками |