SU907781A1 - Умножитель частоты - Google Patents

Description

(5) УМНОЖИТЕЛЬ ЧАСТОТЫ

1

Изобретение относитс  к измерительной технике и автоматике и может быть использовано дл  повышени  быстродействи  процесса преобразовани  частоты при работе с низкочастотными датчиками.

Известен умножитель частоты, содержащий делитель опорной частоты с коэффициентом делени , равным коэффициенту умножени , счетчик импульсов опорной частоты, входной и выходной формирователи, запоминающий регистр и блок управлени , один из выходов которого подключен к нулевым входам всех разр дов делител  опорной частоты и запоминающего регистра, нулевой выход каждого разр да счетчика импульсов соединен с первым входом первого блока элементов И, второй вход которого подключен ко второму выходу блока управлени , а выход - к единичному входу того же разр да запоминающего регистра, причем , третий выход блока управлени 

подключен к единичным входам всех разр дов счетчика импульсов, единичный выход каждого разр да запоминающего регистра соединен со входом второго блока элементов И, выход которого соединен с единичным входом того же разр да счетчика импульсов опорной частоты, а второй вход - с выходной шиной выходного формировател , вход которого подключен к вы«О ходу счетчика импульсов опорной частоты lJ.

Недостатком устройства  вл етс  возможность по влени  ложной информации .

IS

Известен умножитель частоты, содержащий генератор импульсов, суммирующий счетчик, вычитающий счетчик, делитель частоты, схемы переноса кода , триггеры, элементы И и элемент

Claims (1)

1. 20 ИЛИ, в котором генератор импульсов соединен со входами суммирующего счетчика и делител  частоты, выход суммирующего счетчика соединен с выходом устройства и с первыми управ л ющими входами схем переноса кода, вторые управл ющие входы которых подключены к различным выходам перво го триггера, кодовые входы схем переноса кода подключены к выходам вычитающих счетчиков, а выходы схем переноса кода соединены со входами суммирующего счетчика, выход делител  частоты соединен с первыми входами элементов И, вторые входы которых подключены к различным выходам первого триггера, а выходы схем И соединены со входами вычитающих счетчиков , вход первого триггера через элемент ИЛИ подключен к выходам второго триггера, соединенным со входами сброса на нуль вычитающих счетчиков, а вход второго триггера соединен со входом устройства T JОднако этот умножитель частоты также имеет недостаток, заключающийс  в том, что при значении входной частоты меньше нижнего предела диапа зона входной частоты на выходе их имеютс  импульсы с некоторой частотой . Объ сн етс  это тем, что при снижении входной частоты ниже минимального значени  на вход счетчика, подключенного к выходу делител  опор ной частоты поступает количество импульсов , превышающее числовую емкость этого счетчика. Поэтому счетчик может устанавливатьс  в различнее состо ни , опреде л емые дробной частью дел-ени  перио да, имеющейс  в данный момент входной частоты на период входной частоты , соответствующий нижнему значению диапазона умножаемых частот. Частота на выходе умножител  в этом случае может принимать значени , наход щиес  в диапазоне от выходной частоты, соответствующей нижнему пределу диапазона входной частоты, до выходной частоты, во много раз превышающей ее значение, соответствующее верхнему пределу диапазона входной частоты, до выходной частоты во много раз превышающей ее значение , соотпетствующее верхнему преде лу диапазона входной частоты. Причем превышение это тем больше, чем больш чй.словые емкости примененных в умно жителе счетчиков, выбранные из усло ви  ограничени  погрешности дискрет ности умножител  частоты. Следовательно, описанный умножитель частоты также может давать на выходе ложную информацию. Наиболее близким по технической сущности к предлагаемому  вл етс  умножитель частоты, содержащий генератор опорной частоты, делитель опорной частоты, счетчики импульсов, входной формирователь, блок управлени , запоминающий регистр, сравнивающее устройство и выходной формирователь , причем генератор опорной частоты соединен со входами первого счетчика и делител  опорной частоты, к выходу которого подключен второй счетчик, к выходам разр дов второго счетчика подключены входы запоминающего регистра , выходы запоминающего регистра и выходы первого счетчика соединены со сравнивающим устройством , к выходу которого подключен выходной формирователь, соединенный с выходом устройства и со входом сброса на нуль первого счетчика, вход блока управлени  подключен к выходу входного формировател , соединенного со входом устройства, к первому выходу схемы управлени  подключены входы сброса на нуль делител  опорной частоты, запоминающего регистра и первого счетчика, к второму выходу блока управлени  подключена цепь управлени  записью в запоминающий регистр числа из второго счетчика , а к третьему выходу блока управлени  подключен вход сброса на нуль второго счетчика. Дл  предотвращени  выходной частоты при нулевом значении входной частоты в этом устройстве имеютс  дополнительно триггер, элемент И и сравнивающее устройство,, одни входы которого подключены к счетчику, соединенному с делителем опорной частоты , другие его входы подключены к запоминающему регистру, а выход дополнительного сравнивающего устройства через триггер соединен с одним входом элемента И, другой вход которого подключен к генератору опорной частоты, а выход элемента И соединен со входом счетчика опорной частоты З. Однако известный умножитель частоты имеет р д недостатков, снижающих его точность. Предотвращение выходной частоты при нулевом значении входной частоты в этом устройстве получено за смет 5 снижени  его точности в диапазоне умножаемых частот. При снижении входной частоты в каждом периоде входной частоты прекращаетс  подача импульсов с выхода умножител  часто ты на врем , равное разности последующего и предшествующего периодов. Это объ сн етс  тем, что при каждом достижении во втором счетчике числа равного числу в регистре, прекращаетс  подача импульсов генератора опорной частоты на вход первого сче чика. Таким образом, при снижении входной частоты в каждом периоде входной частоты умножитель на некоторое врем  прекращает выполн ть свою функцию. При значении входной частоты меньше нижнего предела диапазона умножаемых частот на выходе его по вл ютс  пачки импульсов с частотой принимающей значени , наход щиес  в диапазоне от выходной частоты, соответствующей нижнему пределу диапазона входной частоты, до выходно частоты, во много раз превышающей ее значение, соответствующее верхне му пределу диапазона умножаемых частот. Не выполн етс  в этом умножителе частоты в полной мере и предотвраще ние выходных импульсов при нулевом значении частоты. Так при каждом случайном одиночном импульсе, поступающем на вход умножител  частоты, на выход.е его по вл етс  пачка импульсов с некото рой частотой. Кроме отмеченного, рассмотренный умножитель частоты имеет пониженную точность и за счет того, что период выходной частоты на границе двух периодов умножаемой частоты имеет увеличенное значение, доход щее до удвоенного по сравнению с требуемым . Объ сн етс  это увеличение выходного периода тем, что в момент окончани  очередного периода умножаемой частоты в первом счетчике может содержатьс  число, близкое к числу, хран щемус  в запоминающем регистре. Однако, при окончании периода умножаемой частоты этот счетчик сбрасываетс  на нуль и затем сно ва накапливает импульсы. Цель изобретени  - повышение точности умножени . Эта цель достигаетс  тем, что в умножитель частоты, содержащий гене1 ратор опорной частоты, соединенный с входом делител  опорной частоты, к выходу которого подключен счетчик импульсов, запоминающий регистр, входы разр дов которого подключены к счетчику импульсов, а вход управлени  записью - к первому выходу блока управлени , к другим выходам которого подключены входы установки делител  опорной частоты и запоминающего регистра, а вход соединен с входом умножител  частоты, счетчик импульсов опорной частоты и элемент И, введен блок пам ти, один из входов которого подключен к входу умножител  частоты, второй вход соединен с выходом счетчика импульсов, а выход подключен к первому входу элемента И,.второй вход которого соединен с выходом счетчика импульсов опорной частоты, входы разр дов которого через формирователь импульсов подключены к выходам запоминающего регистра, вход управлени  записью соединен с его выходом через формирователь импульсов, а счетный Вход подключен к генератору опорной частоты . На чертеже приведена структурна  электрическа  схема умножител  частоты . Умножитель частоты содержит генератор 1 опорной частоты, делитель 2 опорной частоты, счетчик 3 импульсов, запоминающий регистр , блок 5 управлени , счетчик 6 импульсов опорной частоты, блок 7 пам ти с не менее чем трем  состо ни ми, элемент И 8 и формирователь 9 импульсов. На чертеже представлен один из возможных вариантов исполнени  блока 7 пам ти с трем  состо ни ми, включающего в себ  два триггера 10 и 11 и элемент И 12. Генератор 1 опорной частоты соединен со входами делител  2 частоты и счетчика 6 импульсов опорной частоты. Входы разр дов запоминающего регистра 4 подключены к счетчику 3, счетный вход которого соединен с выходом делител  2 частоты. Входы разр дов счетчика 6 импульсов опорной частоты подключены через формирователь 9 импульсов к выходам запоминающего регистра k, а вход управлени  записью счетчика 6 импульсов опорной частоты соединен с его выходом . Вход управлени  записью запоминающего регистра и входы установки в исходное состо ние счетчика . 3 и делител  2 частоты подключены к выходам блока5 управлени , вход которой соединен со входом 13 умноже ни  частоты, к которому подключен вход И блока 7 пам ти, другой вход 15 которого соединен с выходом счетчика 3- Выход 16 умножени  частоты соединен с выходом элемента И 8, один из входов которой подключен к выходу счетчика 6 импульсов опорной частоты, а второй вход - к выходу 17 устройства 7 пам ти с трем  состо ни ми . Счетный вход триггера 10 через элемент И 12 соединен со входом 1 4 блока 7 пам ти и с одним из выходов триггера 11, второй выход которого  вл етс  выходом блока 7 пам ти. Счетный вход триггера 11 подключен к выходу триггера 10, а входы установки в нулевое состо ни  триггеров 10 и 11 соединены со входом 15 блока 7 пам ти. При нахождении значени  входной частоты в диапазоне умножаемых частот , на который рассчитан умножитель частоты, блок 7 пам ти находитс  в состо нии, при котором с его выхода 17 подаетс  разрешающий сигнал на схему И 8, а импульсы, поступающие на его вход 1 со входа 13 умножите-л  частоты, не могут вывести его из этого состо ни , так как элемент И 12 закрыт. В счетчике 3 за каждый период умножаемой частоты происходит накопление импульсов, поступающих с выхода делител  2 частоты. При окончании периода умножаемой частоты в этом счетчике фиксируетс  число N . Ч к где fj - частота импульсов генератора 1 опорной частоты) период умножаемой частоты К - коэффициент делени  делител  2 частоты. После окончани  периода умножаемой частоты сигналом с блока 5 управ лени  в запоминающий регистр записываетс  число, зафиксированное в счетчике 3- Затем сигналом блока 5 управлени  счетчик 3 устанавливаетс  в нулевое состо ние. Сигналом с блока 5 управлени  в нулевое состо ние устанавливаетс  и делитель 2 частоты После этого снова начинаетс  процесс накоплени  импульсов счетчиком 3. Счетчик 6 импульсов опорной частоты работает в режиме вычитани . При каж 9 18 дом его обнулении с выхода его подаетс  импульс, который через открытый элемент И 8 поступает на выход 16 умножител  частоты и на вход управлени  записью в счетчик 6 числа, зафиксированного в запоминающем регистре 4. Период частоты на выходе умножител  частоты определ етс  выражанием Tj N, где Т - период частоты генератора 1 опорной частоты Следовательно, Р,( К, где F - частота импульсов на входе умножител  частоты. Если значение входной частоты становитс  меньше нижнего предела диапазона умножаемых частот, то происходит переполнение счетчика 3- При этом с выхода этого счетчика поступает сигнал на установочные входы триггеров 10 и 11 и триггеры устанавливаютс  в нулевое состо ние, что приводит к закрытию элемента И 8 и, следовательно, к прекращению подачи импульсов на выход умножител  частоты и открыванию элемента И 12, При поступлении следующего импульса на вход умножител  частоты триггер 10 устанавливаетс  в единичное состо ние , а триггер 11 сохран ет нулевое состо ние. Элемент И 8 остаетс  в закрытом состо нии, а элемент И 12 в открытом. Если врем  между этим и последующим импульсом будет соответствовать нахождению частоты в заданном диапазоне, то переполнение счетчика 3 не произойдет и последующий импульс на входе умножител  приведет к установке триггера 10 в нулевое состо ние, а триггера 11 - в единичное, элемент И 8 снова откроетс  и на выход умножител  будут подаватьс  импульсы умноженной частоты. Таким образом, умножитель частоты прекращает выдачу импульсов, как только частота на его входе станет меньше нижнего значени  диапазона умножаемых частот. При нахождении входной частоты в заданном диапазоне умножаемых частот устройство пам ти с трем  состо ни ми не снижает точность работы умножител . Кроме этого, в предлагаемом умножителе частоты не происходит увеличение периода выходной частоты на границе двух периодов входной частоты. Следует отметить, что устройство пам ти, введенное в умножитель частоты дл  предотвращени  выдачи ложной информации может иметь число состо ний 9 более трех. При этом несколько увеличитс  врем  включени  умножител  частоты в работу после вхождени  умножаемой частоты в заданный диапазон . Формула изобретени  Умножитель частоты, содержащий ге нератор опорной частоты, соединенный с входом делител  опорной частоты, к выходу которого подключен счетчик импульсов, запоминающий регистр, входы разр дов которого подключены к счетчику импульсов, а вход управлени  записью - к первому выходу бло ка управлени , к другим выходам кото рого подключены входы установки делител  опорной частоты и запоминающе го регистра, а вход соединен с входо умножител  частоты, счетчик импульсов опорной частоты и элемент И, отличающийс  тем, что, с 1 целью повышени  точности умножени  в него введен бпок пам ти, одни из входов которого подключен к входу умножител  частоУы, второй вход соединен с выходом счетчика импульсов, а выход подключен к первому входу элемента И, второй вход которого соединен с выходом счетчика импульсов опорной частоты, входы разр дов которого через формирователь импульсов подключены к выходам запоминающего регистра, вход управлени  записью соединен с его выходом через формирователь импульсов, а счетный вход подключен к генератору опорной частоты.. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР №357668, кл. Н 03 К 5/01 , 19712 .Авторское свидетельство-СССР №kOk085. кл. G Об F 7/39, 1971. 3.Авторское свидетельство СССР , кл. Н 03 К 5/00, 197t.