SU1467554A2 - Цифровой умножитель частоты - Google Patents

Abstract

Изобретение относитс  к информационно-измерительной технике и может быть использовано в системах f автоматического управлени . Цель изобретени  - повышение помехозащит. щенности. Цифровой умножитель частоты содержит формирователь 1- входного сигнала, поступающего с информационного входа 2, первый элемент ИЗ, первый управл емый делитель 4 частоты, генератор 5 тактовых импульсов , второй элемент И 6, второй управл емый делитель 7 частоты, первый триггер 8, первый накапливающий сумматор 12, третий и четвертый регистры 13, 14, второй накапливающий сумматор 15, второй триггер 16, первый и второй элементы ИЛИ-НЕ 17, 18 и третий элемент И 19, соединенные между собой функционально, 1 ил. с $ (Л 9) :л ел гч

Description

Изобретение относитс  к информационно-измерительной технике, может быть использовано в системах автоматического управлени ми  вл етс  дополнительным к авт.св. СССР № 957206.

Цель изобретени  - пов1Д11ение помехозащищенности умножител .

На чертеже представлена функцио нальна  схема цифрового умножител  частоты.

Умножитель содержит формирователь 1 входного сигнала, поступающего с информационного входа 2, пер- вый.элемент ИЗ, первый управл емый делитель 4 частоты, генератор 5 тактовых импульсов, второй элемент И 6, второй управл емый делитель 7 частоты , первый триггер 8, первый регистр 9, счетчик 10, второй регистр 11, первый накапливающий сумматор 12, третий и четвертый регистры 13 и 14, второй нак.аш1ивакщий сумматор 15, второй триггер 16, первый и второй элементы ШШ-НЕ 17 и 18 и третий элемент И 19 с соответствуюпцши функ щюнальными св з ми.

Умножитель работает следующю( образом.

Сигнал входной последовательности

с периодом Ту поступает на вход формировател  1 входного сигнала, формирующего управл ющие импульсы дли .тельностью Т., которые с выхода фор35

40

мировател  1 входного сигнала поступают на вход логического элемента ИЗ, разреша  прохождение импульсов с частотой fjj с выхода генератора 5 тактовых импульсов на вход накапливающего сумматора 15. В регистрах 13 и t4 предварительно записаны числа об и и.соответственно. Спуст  промежуток времени, равный Ту, на вход сумматора 15 поступает N ., импульсов, на вход управл емого де- лител  4 частоты

N, -г-йг импульсов,

где п -.число разр дов сумматора 15; д, - остаток, содержащий в сум- 50 маторе 15 по окончании интервала времени Т..

На вход счетчика 10 поступает

импульсов,

- остаток, содержащийс  в

делителе 4 частоты по окончании интервала времени Т.

По окончании интервала времени Т, число 2 из счетчика 10 импульсов переписываетс  6 первый регистр 9 и определ ет коэффициент делени  второго управл емого делител  7 частоты, на выходе которого импульсы формируютс  через интервалы времени

Ni

&ЫХ

Если Л, .Ai О, то

., Л-Мл

fo-fb

вых

Твх-0 2(

ак какс/ё2 -1, то о 6 -TJ 1.

oL

2

Та Jf

RblXft .

Т.е. частота выходного авна

Обозначив оСц получаем

&Ь|Х

.Lfi. eie

Измен   oi. , можно получить практи чески любой - как целый, так и дробный коэффициент умножени  с достаточно высокой точностью, так как мен етс  с шагом 1/2 . В реальных услови х &,, 0.

Это приводит к возникновению ошибки в формировании выходной пос ледовательности, при этом

т - .2ii АВЫХ f.f.,

-( -А Wf -R

- 2 Г

T..ci

&.

tK CCj ii

- - - -2«f:./b

Погрешность равна

лт - ()

Az

1

fcl

Так как каждый выходной импульс имеет временной сдвиг ЛТ относительно идеальной последовательности, то этот сдвиг приводит к по влению накапливающего временного опережени . Совокупность регистра 11, сумматора 12, -триггера 8 и элемента И 6 предназначена дл  компенсации этой погрешности .

В исходном состо нии единичное состо ние пр мого выхода триггера В разрешает прохождение тактовых импульсов через элемент И 6 на вход

управл емого делител  окончании интервала Т,

7 частоты. По . остатки U, и

Д. из сумматора 15 и делитегч 4 частоты переписываютс  в регистр 11. Затем, при по влении очередного к-го выходного импульса, в сумматоре 12 вычисл етс  величина (А,+ ) . Когда эта величина становитс  меньше нул , то импульс с вы- хода сумматора 12 устанавливает на выходе триггера 8 нулевое состо ние и очередной импульс с выхода генератора 5 не поступает на вход делител  7 частоты, а устанавливает на.выходе триггера 8 единичное состо ние, поэтому на выходе делител  7 частоты импульс формируетс  через интервал N, + 1

времени Т

оыл

а так как в

этот момент накопленна  ошибка равна

к, , то она полностью пенсируетс . С приходом очередного

импульса длительностью Т, устройство работает аналогично.

При существенном увеличении периода входного сигнала из-за воздействи помехи счетчик 10 переполн етс  и импульс с выхода переноса устанавли- вает триггер 16 в состо ние Лог,1, котора  поступает на второй элемент ИЛИ-НЕ 18, и сигнал уровнем Лог.О с его выхода поступает на первый

вход третьего элемента И 19, запреща прохождение импульсов записи в ре- гистры 9 и 11. Таким образом, информаци  в первом и втором регистрах 9 и 11 не мен етс , следовательно сохран етс  выходна  частота уст- ройства. Сброс триггера 16 осуществл етс  первьм импульсом с формирог вател  1.

В случае, когда помеха входного сигнала приводит к срабатыванию фор

S

0

5

Q

которого соединен о„„,.

мировател  1 при наличии нулевого состо ни  счетчика 10, сигнал уровнем Лог.1 с выхода элемента ИЛИ- IHE 17 поступает на элемент ИЛИ-НЕ 18, сигнал уровнем Лог.О с его выхода поступает на вход элемента И 19 и запрещает прохождение импульсов записи в регистры 9 и 11 сохран   тем самым значение выходной частоты.

Таким образом, в предлагаемом умножителе полностью исключаютс  сбои в работе при выходе длительной- ти периода входного сигнала за допустимый диапазон в результате воздействи  помех.

Claims (1)

1. Формула изобретени 

   Цифровой умножитель частоты по авт.св. № 957206, отличающийс  тем, что, с целью повышени  помехозащищенности, в него введены дополнительный триггер, первый и второй элементы ИЛИ-НЕ и третий элемент И, причем вход установки в 1 дополнит.ельного триггера соединен с выходом переноса счетчика, вход установки в О дополнительного триггера соединен с выходом формировател  входного сигнала и первьм входом третьего элемента И, выход

   с входами разрешени  записи первого и втор9го регистров , разр дные выходы счетчика соединены соответственно с входами первого элемента ИЛИ-НЕ, выход которого соединен с первым входом второго элемента ШШ-НЕ, второй вход которого соединен с выходом дополнительного триггера, а выход второго элемента ИПИ-НЕ соединен с вторым входом третьего элемента И.