SU1241148A1 - Цифровое фазосдвигающее устройство - Google Patents

Abstract

Изобретение относитс  к импульсной технике, в частности к измерительным устройствам дл  задани  фазового сдвига электрических сигналов. Цель изобретени  - повышение точности фазового сдвига - достигаетс  путем уменьшени  погрешности дискретизации установки заданного фазового сдвига. Устройство содержит формирователь 1 коротких импульсов, генератор 2, элемент задержки 3, дополни- тельньй 4, основной 5 и управл емый 16 делители часто ты, вентильную группу 6, триггеры 7, 8 и 15, счетчики: дополнительный 9, суммируниций 12 и вычитанщий 13, логические элементы И 10, 22, 23 и 25, генератор 11 сдвинутых последовательностей, дешифратор 14, умножитель 17, задатчик кода 18, блок 19 сравнени  кодов, счетные декады 20, счетный блок 21, коммутатор 24. Работа устройства по сн етс  по временным диаграммам в описании изобретени . 2 ил. (Л

Description

Изобретение относитс  к импульсной технике, в частности к измерительным устройствам дл  задани  фазового сдвига электрических сигналов

Цель изобретени  - повьппение точности фазового сдвига за счет уменьшени  погрешности дискретизации установки заданного фазового сдвига.

Ни фиг.1 представлена функциональ а  схема цифрового фазосдвигающего усгтройства на - временные соотношени  между сигналами при работе устройства 1. ..

Цифровое фазосдвигающее устройство содержит формирователь 1 (коротких импульсов), генератор 2, элемент 3 задержки, дополнительный 4 и основной 5 делители частоты, вентильную группу 6, первый 7 и второй 8 триггеры , дополнительный счетчик 9, основной элемент И 10, генератор 11 сдвинутых последовательностей, второй 12 (суммирун ций) и первый 13 (вычитающий) счетчики, дешифратор (кода нул ) 14, третий триггер 15, управл емый делитель 16 частоты, умножитель (числа импульсов) 17, за- датчик 18 кода, блок 19 сравнени  кодов, счетные декады 20, пересчетный блок 21, второй 22 и третий 23 дополнительные элементы-И, коммутатор 24 и первый дополнительный элемент И 25. Формирователь 1 коротких импульсов первым входом подключен к входной шине, а вторым входом - к выходу генератора 2, при этом выход формировател  подключен к входу элемента 3 задержки, к входам установки в О делителей 4 и 5 частоты.

к входу управлени  вентильной группы 40 деленньй угол Ср..., поступает на первый

II л ti. Ав

6, ВХОДУ установки в 1 триггеров 7 и 8 и установки в О счетчика 9. Выход генератора 2 подключен к сигнальным входам делител  5 частоты, основного элемента И 10 и генератора 11 сдвинутых последовательностей. Выход элемента 3 задержки подключен к входу установки в О суммирующего счетчика 12, счетный вход которого через делитель 4 частоты подключен к выходу делител  5 частоты, а выходы разр дов через вентильную группу 6, вычитающий счетчик 13 и дешифратор 14 кода нул  - к нулевому входу тригвход формировател  1 коротких импульсов , который при переходе опорного напр жени  через нулевое значение фазы формирует на своем выходе син45 хронно с импульсами сигнала от генератора 2 (фиг. 2J) короткий импульс (фиг. 2z)i Этот короткий импульс поступает на входы установки в О делителей 4, 5 и 16 частоты, которые

50 возвр1ащаютс  в исходное состо ние, на управл ющий вход вентильной группы 6, котора  срабатьшает и переносит в в 1читающий счетчик 13 код, накоплен- ньтй к этому моменту в суммирующем

гера 7 и единичному входу триггера 15, $5 счетчике 12, на вход установки в О Счетный вход вычитанщего счетчика 13 счетчика .9, который при этом уста- св зан с выходом элемента И 10 через навливаетс  в О, на единичные вхо- управл ющий делитель 16 частоты, уп- ды триггеров 7 и 8, которые при этом

5

равл ющие входы разр дов которого совместно с управл ющими входами разр дов умножител  17 числа импульсов подключены к выходам разр дов задат- чика 18 кода. Информационные выходы счетчика 9 подключены к первым входам блока 19 сравнени  кодов, выход которого подсоединен к нулевым входам триггеров 8 и 15. Вторые входы блока 19 сравнени  кодов подключены к информационным выходам счетных декад 20, счетный вход которых подключен к выходу умножител  17 числа импульсов, а вход установки в О вместе с вхрдом установки в О пересчетного блока 21 подключен к выходу дополнительного элемента И 22, первьй вход которого подключен к выходу делител  4 частоты, а второй вход вместе с вторым входом элемента И 23 -.к нулевому выходу триггера 8. Выходы генератора 11 сдвинутых последовательностей через коммутатор 24, управл ющие входы которого подсоединены к выходам разр дов пересчетного блока 21, подключены к первому входу элемента И 25, второй вход которого соединен с выходом триггера 15, а вы- ход подключен к счетному входу счет- 0 чика 9. Второй вход элемента И 10

подключен к выходу триггера 7. Первый .вход элемёьта И 23 подключен к выходу делител  5 частоты. Единичный выход триггера 8  вл етс  выходом фазосдви- гакицего устройства.

Устройство работает следующим образом .

Опорный сигнал (фиг. 2а), фазу которого необходимо сдвинуть на опре0

5

5

. Ав

вход формировател  1 коротких импульсов , который при переходе опорного напр жени  через нулевое значение фазы формирует на своем выходе синхронно с импульсами сигнала от генератора 2 (фиг. 2J) короткий импульс (фиг. 2z)i Этот короткий импульс поступает на входы установки в О делителей 4, 5 и 16 частоты, которые

возвр1ащаютс  в исходное состо ние, на управл ющий вход вентильной группы 6, котора  срабатьшает и переносит в в 1читающий счетчик 13 код, накоплен- ньтй к этому моменту в суммирующем

3

переход т из нулевого состо ни  в единичное, благодар  чему на выходе триггера 7 по вл етс  разрешакщий потенциал дл  элемента И 10, а на выходе триггера 8,  вл ющемс  выко- домустройстйа -высокий цотенциал, и на элемент 3 задержки. Будучи задержанным в элементе 3 задержки на врем  Гл , достаточное дл  надежной перезаписи кода из счетчика 12 в вы- читающий счетчик 13, этот короткий импульс с выхода формировател  1 поступает на вход установки в О сум- мирукицего счетчика 12, в результате чего последний переходит в исходное нулевое состо ние.

Таким образом, начина  с момента по влени  на выходе формировател  1 короткого импульса, на суммирукиций вход счетчика 12 начинают поступать импульсные сигналы (фиг. 2Ь) в частотой

где fj,- частота следовани  импульсов на выходе генератора 2j

К., Ку - коэффициенты делени  делителей 4 и 5 частоты соответственно .

а на счетный вход вычитающего счетчика 13 начинают поступать импульсные сигналы (фиг. 2а) с частотой f,, где - коэффициент делени  .частоты управл емого делител  16 35 частоты, который задаетс  задатчиком 18 кода.

За период Тд„ входного опорного сигнала U в суммирующем счетчике 12 накапливаетс  код числа N (Фиг. 2&),0 причем.

Ton- ft

к,, к,

Этот код числа N , из вычитак цего счетчика 13 вычитаетс  до нул  за врем  Т, (фиг. 2а, от to до t, ), причем

п

N

14 Трп- f П

К

к.-к.

16

Т,

к.

16

13 1 г И

В момент полного вычитани  кода N,, из вычитающего счетчика 13 код счетчика становитс .равньм нулю, в результате чего срабатывает дешифратор 14 кода нул  и его выходной сигнал поступает на нулевой вход тригге484 .

ра 7, который переходит в нулевое состо ние и снимает разрешающий потенциал с элемента И 10, а также на единичный вход триггера 15, который переходит в единичное состо ние и подает разрешающий потенциал на элемент И 25.

Если Kj,- Kg сделать равным 360, то интервал времени , в течение которого на выходе триггера 7 существует высокий потенциал, соответствует фа- эовому сдвигу напр жени  U , причем число градусов этого фазового сдвига соответствует числу, код которого заает задатчик 18. кода, т.е.

Т - Т П 04

0

5

0

5

0

5

0

5

Знак примерного равенства в этом выражении поставлен потому, что интервал Т.- соответствует целому числу периодов импульсного сигнала на выходе управл емого делител  16 частоты , но в длительности периода Т опорного входного напр жени  укладываетс  не целое количество периодов импульсных сигналов с выхода делител  4 частоты. Между поступлением на счетный вход суммирзгющего счетчика 12 последнего за импульса (t;, на фиг. 2г) и моментом его обнулени  (tf,., на фиг. 2г) обычно имеетс  дополнительный интервал л Т (фиг. 2&), меньший периода T,,g , который необходимо учесть путем формировани  некоторого дополнительного интервала

СРсдц

дол З60 суммировани  его с

интервалом Т„. Сумма Т, и ЛТд наи- - более точно соответствует величине пЧ сАе/ЗбО. Дл  формировани  интервала лТддп и его суммировани  с интервалом Т предназначены элементы предлагаемого устройства.

В установившемс  режиме, например,, в любой интервал Т,, начина  с момента времени tj до момента времени tp (фиг.23), в момент отработки временного сдвига в предвдущем периоде Tjjjj опорного входного напр жени  (или с , на фиг. 2а) на основном (единичном) выходе триггера 8 устанавливаетс  нулевой потенциал, а на втором его выходе по вл етс  положительный потенциал, который поступает на элементы И 22 и 23 и открывает их. Через элемент И 23 на вход умно- .

жител  17 числа и myльcoв поетупает импульсна  последовательность с выхода делител  5 частоты, следующа  с частотой, в Kjj раза большей, чем частота сигналов на входе суммирующего счетчика 12. Каждому импульсу, поступившему на вход умножител  1.7, на его выходе соответств ует последовательность импульсов, число которых равно числу, код которого К имеетс  в задатчике кода. Эти импульсы с выхода умножител  17 поступают на вход пересчетного бАока 21, а с его выхода - на вход счетных декад 20. .

Через элемент И 22 на входы установки в О счетных декад 20 и блока 21 поступают импульсные сигналы с выхода делител  4 частоты. Таким образом , код, записанный в счетных де- кадах 20 и блоке 21 мен етс  от (момент t| на фиг. ) после первого импульса на входе умножител  17 до (K4-i)K,g.

В дальнейшем, начина  с момента времени ty, (фиг. 2В) от нул  начнет измен тьс  код, фиксируемый в с.четны декадах 20 и блоке. 21, после прихода последнего в интервале Т импульса на вход суюофующего счетчика 12. Од нако после поступлени  на вход умно- жител  17 некоторого количества К импульсов (меньшего К), формирователь 1 коротких импульсов вырабатывает сигнал, которым триггер 8 перево- дитс  в единичное состо ние, снима  тем самым разрешаюце напр жение с - первых входов элементов И 22 и 23. В счетных декадах 20 и блоке 21 фикси- .руетс  код К. Этот код сохран етс  до момента перехода триггера 7 из единичного положени  в нулевое, т.е. к концу отработки 1 нтервала (момент t, на фиг. 2а).

В момент отработки Т, , когда де- шифратор 14 кор,а нул  вырабатывает свой сигнал (фиг. 2), этот сигнал поступает на единичный вход триггера 15 и переводит последний в единичное состо ние (фиг. 2э), при котором на элемент И 25 подаетс  разрешающий потенциал. К этому времени коммута- . тор 24 подключает на вход элемента И 25 тот выход (шестой выход дл  примера tA 0,6Т) генератора 11 сдвину- тых последовательностей, номер которого соответствует числу, код кото- Doro записан в разр дах пересчетного

блока 21, Эта последовательность (дл  выбранного примера 2 импульса) с частотой fJ начинает поступать на счетный вход счетчика 9. Как только код счетчика 9 сравн етс  с кодом, зафиксированным в счетных декадах 20, срабатывает блок 19 сравнени  кодов, сигнал которого переводит в нулевое состо ние триггер 15 (момент t на фиг. 20), снима  разрешанщее напр жение с элемента И 25, и поступает на нулевой вход триггера 8 (фиг. 2е), перевод  его в нулевое состо ние и фиксиру  тем самым момен времени, сдвинутый относительно начала периода на заданный YTonff. .

Относительно импульса формировател  1 этот момент времени сдвинут на + Т„ (фиг. 2е), где ,, -длительность единичного состо ни  триггера 7i i,, - интервал времени, равный сдвигу выходной последовательности .коммутатора 24 относительно входной последовательности генератора 11 а f,. - временной интервал от момента поступлени  на счетчик 9 первого счетного импульса до момента формировани  в нем кода числа, записанного в счетных декадах 20. Интервал, в течение которого открыт элемент И 25, равный сумме ;, +ц, , представл ет собой интервал А (фиг. 2е) , который дополн ет ,, до уточненного значени  временного сдвига.

Claims (1)

1. Формула изо бретени 

   Цифровое ,фазосдвигающее устройство , содержащее первый и второй счётчики , задатчик кода, соединенный с информационными входами управл емого делител  частоты, вход которого сое-г динен с выходом основного элемента Я BXQ; которого объединен с входом основного делител  частоты и выходом генератора импульсов, соединенного с формирователем, вход которого соединен с входной клеммой устройства, причем выход управл емого делител  частоты соединен с управл ющим входом первого счетчика, отличающеес  тем,-что, с целью повьше- ни  точности, в него введены генератор сдвинутых последовательностей, коммутатор, умножитель, вентильна  группа, дешифратор, блок сравнени  кодов, триггеры, дополнительные делитель частоты, счетчик и три элемента И, счетные декады, пересчетный блок и элемент задержки, вход которого соединен с выходом формировател , входами установки в О дополнительного счетчика, основного и дополнительного делителей частоты, входами установки в 1 первого и второго триггеров, а также входами установки управл емого делител  частоты и вентильной группы, другими входами - подключенной к выходам второго счетчика , а выходами соединенной через первый счётчик С дешифратором, выходом соединенным с входом установку в О первого триггера, подключенного выходом к второму входу основного элемента И, и входом установки в 1 третьего триггера, соединенного через первый дополнительный элемент И со счетным входом дополнительного счетчика, информационными, входами подключенного к первым входам блока сравнени  кодов, другие входы которого соединены со счетными декадами, а выход подключен к входам установки в О третьего и второго триггеров.

   2411488

   единичный выход которого  вл етс  выходом устройства, а нулевой подключен соответственно через второй дополнительный элемент И к входам уста- 5 новки в О пересчетного блока и

   счетных декад, а через последовательное соединение третьего элемента И и умножител  - к счетному входу пересчетного блока, информационные выхо 0 ды которого подключены к управл ющим входам коммутатора, выходом соединенного с вторым входом первого дополнительного элемента И, а сигнальными входами подключенного к выходам гене15 ратора сдвинутых последовательностей, вход которого соединен с входом основного делител  частоты, выходом соединенного с вторым входом третьего дополнительного элемента И,, а также

   20 через дополнительный делитель частоты - с вторым входом второго дополнительного элемента И и суммирующим входом второго счетчика, вход установки в О которого подключен к вы25 ходу элемента задержки, причем выходы эадатчика кода соединены с управл ющими входами умножител .

   6/Г

   1 2 3 5 ( f J.

   ШГ;