SU917303A1 - Цифрова регулируема лини задержки - Google Patents
Цифрова регулируема лини задержки Download PDFInfo
- Publication number
- SU917303A1 SU917303A1 SU802979882A SU2979882A SU917303A1 SU 917303 A1 SU917303 A1 SU 917303A1 SU 802979882 A SU802979882 A SU 802979882A SU 2979882 A SU2979882 A SU 2979882A SU 917303 A1 SU917303 A1 SU 917303A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- counter
- trigger
- inputs
- Prior art date
Links
Landscapes
- Pulse Circuits (AREA)
Description
(54) 1ЩФРОВАЯ РЕГУЛИРУЕМАЯ ЛИНИЯ ЗАДЕРЖКИ
i
Изобретение относитс к радиотехнике и может быть использовано в радиолокаций, радионавигации и телеметрии , импульсной радиосв зи и радиоуправлении, в измерительной и вычислительной технике.
Известны цифровые линии задержки, содержащие рабочий и управл ющий счетчики, подключенные выходами к блоку сравнени , генератор импульсов , подключенный к входу управл ющего счетчика 1-1 .
Нар ду с широкодиапазонностьй достоинством квантованной задержки Явл етс ее высока точность. Кроме этого, в цифровых лини х задержки достигаетс Широкий диапазон регу- . лировани величины задержки (линейный , экспоненциальный, гиперболический , параболический и т.д.).
Недостаток квантованной задержки отсутствие возможности использовать ее промежуточные значени , что снижает функциональные возможности цифровых линий задержки.
Наиболее близкой к предлагаемой по технической сущности вл етс цифрова регулируема лини задержки , содержаща генератор счетных импульсов , выход которого через днухвходовый блок совпадени подсоединен к входу рабочего счетчика, выходы
10 всех разр дов которого подключены к соответствующим входам блока сравнерш , к вторым входам которого подключены выходы аналоговых разр дов управл ющего счетчика, выход блока
15 сравнени соединен с шиной нулевой установки рабочего счетчика, первым входом ключа и первым входом триггера , на второй вход которого подаетс задерживаемый импульс, второй
20 вход ключа подключен к управл ющему входу устройства, выход триггера соединен с вторым входом блока совпадени 2. Недостатком этого устройства вл етс отсутствие возможности использовать промежуточные значени задержки, что снижает его функциональные возможности. Цель изобретени - расширение функциональных возможностей цифрово регулируемой линии задержки. Указанна цель достигаетс тем, что в цифровую регулируемую линию . задержки, содержащую генератор тактовых имтульсов, счетчик, регистр, блок сравнени , триггер и элемент И, причем выход генератора тактовых импульсов соединен с первым входом элемента И, второй вход которого по ключен к единичному выходу триггера единичный вход.которого вл етс ин формационным входом устройства, выход элемента И соединен со счетным входом счетчика, выходы всех разр дов которого подключены к соответст вую1чим входам блока сравнени , к вт рым входам которого подключены выход аналоговых разр дов регистра, выход блока сравнени соединен с нулевым установочным входом счетчика, введе ны п ть счетчиков, второй блок сравнени , два дешифратора, группа триг геров, второй триггер и три элемента И, причем выход первого блока сравнени соединен со счетным входом второго счетчика, выход которого под ключен к входу первого дешифратора, выходы второго и третьего элементов И соединены соответственно со счет- ныьш входами третьего и четвертого счетчиков,, выходы всех разр дов которых подключены к соответствующим входам второго блока сравнени , выход которого соединен с установочным входом четвертого счетчика и счетным входом п того счетчика, выхо п того счетчика подключен к входу второго дешифратора, выходы первогр и второго дешифраторов подключены к единичным и нулевым входам соответствующих триггеров группы, единичные выходы которых вл ютс информационными выходами устройстваj первый выход первого дешифратора соединен с единичным входом второго триггера, а последний - с нулевым входом первого триггера и нулевым установочным входом второго счетчика, последний выхо второго дешифратора подключен к нулевому входу второго триггера и нулевым установочным входам третьего, п того и шестого счетчиков, выход генератора тактовых импульсов соеди .нен с первыми входами второго, третьего и четвертого элементов И, вторые входы которых подключены соответственно к информационному входу устройства, единичному выходу второго триггера и единичному выходу первого триггера группы, третий вход четвертого элемента И соединен с информационным входом устройства, а выход - со счетным входом шестого счетчика, выходы всех разр дов которого соединены с входами аналоговых разр дов четвертого счетчика. На чертеже изображена функциональна электрическа схема цифровой регулируемой линии задержки. Устройство содержит генератор 1 тактовых импульсов, первый 2 и второй 3 триггеры, первый 4, второй 5, третий 6 и четвертый 7 элементы И, первый 8, второй 9, третий 10, четвертый il, п тый 12, и шестой 13 счетчики, первый 14 и второй 15 дешифраторы , перклй 16.и второй 17 блоки сравнени , регистр 18, группу триггеров 19-1-19-П, входную шину 20 и выходные шины 21-l-21-t1. Выход генератора 1 тактовых импульсов соединен с первыми входами первого 4, второго 5, третьего 6 и четвертого 7 элементов И. Единичные выходы первого 2 и второго 3 триггеров подключены соответственно к вторым входам первого 4 и третьего 6 элементов И. Входна иина 20 соединена с единичным входом первого 2 триггера, вторым входом второго 5 элемента И и третьим входом четвертого 7 элемента И, второй вход которого подключен к единичному выходу первого триггера группы 19-I-19-t1. Выход первого 4 элемента И соединен со счетным входом первого 8 счетчика , выходы всех разр дов которого подключены к соответствующим входам первого 16 блока сравнени , к вторым входам которого подключены выходы аналогичных разр дов регистра 18. Выход первого 16 блока сравнени соединен с нулевым установочным входом первого В счетчика и счетным входом второго 9 счетчика. Выходы второго 5 и третьего 6 элементов И подключены соответственно к счетным входам третьего 10 и четвертого 11 счетчиков, выходы всех разр дов которых подключены к соответствующим , входам второго 17 блока сравнени 5 Выход ВТОР9ГО 17 блока сравнени со динен с установочным входом четвертого 11 счетчика и счетным входом п того 12 счетчика. Выходы второго Э и п того 12 счетчиков подключены Соответственно к входам первого 14 и второго 15 дешифраторов. Выходы первого 14 и второго 15 дешифраторов соединены с единичными и нулевы ми входами соответствующих триггеро 19 группы, единичные выходы которых 21-1-21-И вл ютс выходными шинами устройства. Первый выход первого 14 дешифратора подключен к единичному входу .второго 3 триггера, а последний выход - к нулевому входу первого 2 триггера и нулевому установочному входу второго 9 счетчика. Последний выход второго 15 дешифратора соединен с нулевым входом второго 3 триг гера и нулевыми установочными вхдда ми третьего 0, п того 12 и шестого 13 счетчиков. Выход.четвертого 7 элемента И подключен к счетному входу шестого 13 счетчика, выходы всех разр дов которого соединены с входами аналогичных разр дов четвер того 11 счетчика. Нулевые выходы первого 14 и второго 15 дешифраторов в схеме не используютс и вл ютс свободными. Триггеры 19-1-19-ti группы служат дл съема промежуточных значений задержки. При этом число тригге ров в труппе на единицу больше числа промежуточных значений задержки. Регистр 18 служит дл записи некоторого числа К, пропорционального требуемой ступени задержки. Измен число К, мсжно плавно регулировать величину ступени задержки в широком диапазоне. Устройство работает следующим образом . . Перед началом работы первый 2 и второй 3 триггеры, а также первый 8, второй 9, третий 10, четвертый П, п тый 12, шестой. 13 счетчики и триггеры 19 fpynrai наход тс в нулевом состо нии. 13 регистр 18 любым из известных способов записываетс некоторое число К, пропорциональное требуемой ступени задержки зад.ст. К-т, где Т - период следовани сигналов гб нератора тактовых импульсов. 3 Задерживаемый сигнал, поступающий на входную шину 20 устройства, устанавливает первый 2 триггер в единичное состо ние, в результате чего открываетс первый 4 элемент И, соедин счетный вход первого В счетчика с выходом генератора I тактовых импудьсов. Задерживаемый сигнал открывает также второй 5 элемент И, соедин счетный вход третьего 10 счетчика с выходом генератора 1 тактовых импульсов . Первый 8 счетчик суммирует поступающие на его вход импульсы до того момента, пока не совпадут коды счетчика 8 и регистра 18, что фиксируетс с помощью первого 16 блока сравнени , сигнал с выхода которого по ступает на счетньй вход второго 9 счетчика, измен на единицу его состо ние. Сигнал с выхода первого 16 блока сравнени поступает также на нулевой установочный вход первого 8 счетчика , возвраща его в нулевое состо ние . В результате переключени второго 9 счетчика в очередное состо ние возбуждаетс первый выход первого 14 дешифратора, сигнал которого устанавливает второй 3 триггер и первый 19 триггер группы в единичное состо ние. Сигналы высокого уровн с единичных выходов этих триггеров открывают третий 6 и четвертый 7 элементы И, соедин счетные входы четвертого 11 и шестого 13 счетчиков с выходом генератора 1 тактовых импульсов. Третий 10 .счетчик суммирует поступающиена его счетный вход импульсы до тех пор, пока входна шина 20 устройства возбуждаетс задерживаемым сигналом. За врем возбуждени входной шины 20 устройства в третий 10 счетчик записываетс некоторое число N, пропорциональное дли тельности входного сигнала ТГп Вх.- N-T, где Т - период следовани сигналов генератора тактовых импульсов . Четвертый 11 счетчик включаетс позже первого 8 счетчика на врем ступенчатой задержки tj2nCT K T. Четвертьй счетчик суммирует поступающие на его вход импульсы до того момента времени, пока не совпадут код третьего 10 и четвертого 1 Г счетчиков , что фиксируетс с помощью второгр 17 блока сравнени , сигнал с выхода которого поступает на счетны вход п того 12 счетчика, измен на единицу его состо ние. Шестой счетчик включаетс только при условии, если длительность вход ного сигнала больше времени ступе нчатой задержки, т.е. Тву.Ьзад.ст,. При TBX. счетчик ост етс в нулевом состо нии, так как н открываетс четвертый 7 элемент И, блокиру тем самым шестой счетчик по счетному входу от приема сигнало с генератора 1 тактовых импульсов. Таким образом, при .зад.ст. шестой счетчик записываетс некоторое число L, пропорциональное разности . r8x-t .cm. Сигнал с выхода второго 17 блока сравнени поступает также на установочный вход четвертого 11 счетчика , в результате чего в четвертьш счетчик происходит перезапись содер жимого шестого 13 счетчика, т.е. в четвертом счетчике ока сетс число, которое хранитс в шестом счетчике . ,. .. В результате переключени п того 12 счетчика в очередное состо ние возбуждаетс первьм выход второго 15 дешифратора, сигнал которого переключает первый триггер 19 группы в нулевое состо ние. Таким образом, на единичном выход первого триггера 19 группы формируетс сигнал, равный по длительности входному и задержанный относительно его на врем t, Аналогичным образом формируютс сигналы на единичных выходах других триггеров 19 группы. При этом каждый последующий сигнал задерживаетс по отношению к предыдущему на врем , равное tj,,.. Первый 14 и вт рой 15 дешифраторы поочередно включают и выключают триггеры 19-1-19-1 группы до тех пор, пока не произой , дет возбуждение последних выходов этих дешифраторов, в результате чего на единичном выходе последнего триггера 19 группы формируетс сиг8 нал, задержанный относительно входного на врем , равное .т. где п - число триггеров 19 в группе. Кроме этого, сигнал с последнего выхода первого 14 дешифратора устанавливает в нулевое состо ние первый 2 триггер и второй 9 счетчик. После переключени первого 2 триггера в нулевое состо ние закрываетс , первый 4 элемент И, в результате чего счетный вход первохо 8 счётчика отключаетс от генератора 1 тактовых импульсов. Сигнал с последнего выхода второго 15 дешифратора в свою очередь устанавливает в нулевое состо ние второй 3 триггер, третей 10, п тый 12 и шестой 13 счетчики. После переключени второго 3 триггера в нулевое состо ние закрываетс третий 6 элемент И, в результате чего счетный вход четвертого 11 счетчика отключаетс от генератора 1 тактовых импульсов. После этих переключений цифрова лини задержки готова к приему следующего входного сигнала. Предлагаемое устройство обеспечивает возможность использовани промежуточных значений задержки. Кроме этого, обеспечиваетс неискажённа передача (длительности) задерживаемого сигнала. В устройстве впервые применена плавна регулировка времени задержки ступ1ени и сохранена плавность регулировки задержки в целом. Предлагаемое устройство обеспечивает Передачу сигналов любой длительности с любым временем задержки. Вывод промежуточных значений задержки достигаетс за счет сдвинутого во времени многократного включени двух рабочих счетчиков с последующим суммированием числа их включений , дешифрации полученных сумм и кратковременного хранени приращений этих сумм. Таким образом, предлагаемое изобретение позвол ет расширить функциональные возможности цифровой регу- ируемой линии задержки, а также моет быть использовано дл разработки ифровых регулируемых линий задержи в интегральном исполнении.
Claims (2)
- Формула изобретениЦифрова регулируема лини задержки , содержаща генератор тактовых импульсов, счетчик, регистр,- блок сравнени , триггер, элемент И, в которой выход генёра.тора тактовых импульсов соединен с первым входом элемента И, второй вход которого подключен к единичному выходу триггера , единичный вход которого вл етс информационным входом устройства , выход элемента И соединен со счетным входом счетчика, выходы всех разр дов которого подключены к соответствующим входам блока сравнени , к вторым входам которого подключены выходы аналоговых разр дов регистра , выход блока сравнени соединен с кулевым установочным входом счетчика , отличающа с тем, что, с целью расширени функциональных возможностей, в нее введены п ть счетчиков, второй блок сравнени два.дешифратора группа триггеров, второй триггер и три элемента И, причем выход первого блока сравнени соединен со счетным входом второго счетчика, выход которого подключен к входу первого дешифратора, выходы второго и третьего элементов И соедийены соответственно со счетными вхр дами третьего и четвертого счетчиков выходы всех разр дов которых подключены к соответствующим входам второ .го-блока сравнени , выход которого соединен с установочным входом четвертого счетчика и счетдам входом п того счетчика, выход п того счетчика подключен к входу второго дешйратора , выхода первого и второго деифраторов подключены к единичньрнулевым входам соответствующихтриггеров группы, единичные выходы которых вл ютс информационными выодами устройства, первый выход первого дешифратора соединен с единичным входом второго триггера,и последнийс нулевым входом первого триггера и нулевым установочным входом второго счетчика, последний выход второго дешифратора подключен к нулевому входу второго триггера и нулевым становочным входам третьего, п того и шестого счетчиков, выход генера-г тора тактовых импульсов соединен с. первыми входами второго, третьего и четвертого элементов И, вторые входы которых подключены соответственно кинформационному входу устройства, единичному выходу второго Триггера и единичному выходу первого триггера группы, третий вход четвертого элемента И соединен с информационным входом устройства, а выход - со счетным входом шестого счетчика, выходы всех разр дов которого соединены с входами аналогичных разр дов четвертого счетчика.Источники информации, прин тые во внимание при экспертизеI, Важенина Г.П, и др. Методы и схемы временной задержки импульсных сигналов. М., Советское радио, 1971, с. 139.
- 2. Авторское свидетельство СССР№ 457158, кл. Н 03 Н 9/30, 1972 (прототип)..
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802979882A SU917303A1 (ru) | 1980-09-01 | 1980-09-01 | Цифрова регулируема лини задержки |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802979882A SU917303A1 (ru) | 1980-09-01 | 1980-09-01 | Цифрова регулируема лини задержки |
Publications (1)
Publication Number | Publication Date |
---|---|
SU917303A1 true SU917303A1 (ru) | 1982-03-30 |
Family
ID=20916949
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU802979882A SU917303A1 (ru) | 1980-09-01 | 1980-09-01 | Цифрова регулируема лини задержки |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU917303A1 (ru) |
-
1980
- 1980-09-01 SU SU802979882A patent/SU917303A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU917303A1 (ru) | Цифрова регулируема лини задержки | |
SU1381419A1 (ru) | Цифровой измеритель длительности временных интервалов | |
SU1221614A1 (ru) | Способ преобразовани фазового сдвига в цифровой код | |
SU1356233A1 (ru) | Устройство дл кодировани звуковых сигналов с инерционным компандированием | |
SU1045370A1 (ru) | Формирователь импульсов | |
SU1034174A1 (ru) | Нониусный преобразователь кода во временной интервал | |
SU665401A1 (ru) | Преобразователь интервалов времени в цифровой код | |
SU1406792A1 (ru) | Устройство дл измерени аналоговых величин с автоматическим масштабированием | |
RU2076455C1 (ru) | Селектор импульсов заданной кодовой комбинации | |
SU725238A1 (ru) | Делитель частоты следовани импульсов с переменным коэффициентом делени | |
SU1653145A1 (ru) | Устройство задержки | |
SU705360A1 (ru) | Цифровой измеритель средней частоты | |
SU1338093A1 (ru) | Устройство слежени за задержкой кодовой последовательности | |
RU1775854C (ru) | Управл емый делитель частоты следовани импульсов | |
SU1208609A2 (ru) | Анализатор кодовых последовательностей импульсов | |
SU1010717A1 (ru) | Генератор псевдослучайных последовательностей | |
SU1177920A1 (ru) | Устройство дл измерени коэффициента ошибок в цифровых системах передачи | |
SU1596453A1 (ru) | Делитель частоты следовани импульсов | |
SU943599A1 (ru) | Преобразователь сдвига фаз в код | |
SU1100577A1 (ru) | Преобразователь фаза-код | |
SU1247773A1 (ru) | Устройство дл измерени частоты | |
SU1320822A1 (ru) | Устройство дл измерени веро тностных характеристик фазы случайного сигнала | |
SU1566317A1 (ru) | Устройство дл фазовой коррекции последовательности временных сигналов | |
SU1383429A1 (ru) | Устройство дл приема информации | |
SU1596428A1 (ru) | Генератор гармонических сигналов |