SU1320822A1 - Устройство дл измерени веро тностных характеристик фазы случайного сигнала - Google Patents

Abstract

Изобретение относитс  к специализированным средствам вычислительной техники и может быть использовано при создании приборов дл  измерени  веро тностных характеристик. Целью изобретени   вл етс  повьшение быстродействи . Устройство содержит формирователь 1 импульсов, умножи- тель 2 частоты, преобразователи 3 и 4 фаза - временной интервал, распределитель 3 импульсов, временные селекторы 6 и 7, переключатель 8, счетчик 9, сумматор 10, переключатель 11, блоки 12 и 13 пам ти, переключатель 14, переключатель 15, вре менной селектор 16, счетчик 17, триггер 18, элемент ИЛИ 19, триггер 20, счетчик 21, коммутатор 22. Устройство позвол ет получить оценки условного и безусловного математических ожиданий, среднеквадратического от . клонени , функции регрессии, коррел ционных функций и плотности распределени  веро тностей. 1 ил. i (Л со ГчЭ О сх ND ГО

Description

1

Изобретение относитс  к специализированным средствам вычислительной техники и может быть использовано при создании приборов дл  измерени  веро тностных характеристик.

Цель изобретени  - повьшение быстродействи  .

На чертеже приведена блок-схема предлагаемого устройства.

Устройство содержит формирователь 1 импульсов, умножитель 2 частоты, преобразователи 3 и 4 фаза - временной интервал, распределитель 5 импульсов , временные селекторы 6 и 7, переключатель 8, счетчик 9, сумма- .тор 10j переключатель 11, блоки 12 и 13 пам ти, переключатели 14 и 15, временной селектор 16, счетчик 17, триггер 18, элемент ИЛИ 19, триггер 20, счетчик 21, коммутатор- 22.

Общее число выборок N задаетс  распределителем 3, С по влением на первом выходе распределител  5 сигнала код, соответствующий оценке математического ожидани , из блока 13 пам ти переписываетс  в блок 12 пам ти . На этом цикл измерени  математического ожидани  заканчиваетс .

Значение среднеквадратичного отклонени  измер етс  в положении 2. переключателей. При этом импульсы, образующиес  на выходе временного се лектора 6, поступают в счетчик 9j в .который перед каждым измерением в до полнительном коде вводитс  значение оценки математического ожидани  по команде управл ющего сигнала Считывание из блока 12 пам ти, поступающей с третьего выхода распределител  5, При этом код разности, формируемый в счетчике 9 и пропорциональный значению приращени  фазы Jif(t,) V(t;) - ) поступает на второй вход сумматора 10, где суммирует с  с кодом, поступающим на первый вход сумматора с выхода блока 13 пам ти (аналогично указанному).

Суммирование выполн етс  без учета знака разности (контакт 2 второ го переключател  11 разомкнут). По истечении N выборок в соответствующей  чейке пам ти блока 13 пам ти накапливаетс  число А 2рК6(ч х) (к° эффициент определ етс  видом распределени  веро тностей исследуемой фазы).

Если теперь на вход преобразовате л  3 подать напр жение реализации

208222

второго случайного процесса и цикл измерений повторить, предварительно выставив врем  измерени  (объем выборки ) в распределителе 5, равным

5 N , то в соответствук цей  чейке пам ти блока 13 в конце цикла измерени  получают непосредственно отнощение оценок среднеквадратичес- ких отклонений процессов, т.е. (ч 0 п6(,.

При измерении условного математц- ческого ожидани  и функции регрессии переключатели став тс  в положение 4. К преобразовател м 3 и 4 под ключаютс  сигналы с исследуемыми стационарно св занными флуктуирукщими фазами. Сигнал опорной частоты поступает на формирователь 1 импульсов. Выходные сигналы преобразователей 3 и 4 открывают временные селекторы 6 и 7 на врем  Г и Т,- , которые заполн ютс  квантующими импульсами, поступающими с умножител  2 частоты.

Количество импульсов в пачках п„. 25

и в выбранном масщтабе определ ет значение фазы в момент времени .

cf(t. ) k-n. и (i.) k Hy,. .

Импул1 сы с выхода врет енного се- лектора 6 поступают на счетный вход счетчика 9, на вход начальной установки которого поступает с блока 12 пам ти перед каждым тактом измерени  код нул  (т.е. счетчик 9 сбрасывает- с  в нуль).

Импульсы с выхода временного селектора 7 поступают на счетньй вход счетчика 17. Код числа, пропорционального фазе Vy(tj)j образующийс  в счетчике 17 через коммутатор 22, поступает на адресньй вход блока 13 пам ти , указыва  адрес V-й  чейки пам ти , где будет выполн тьс  обмен информации . По команде Считывание, поступающей с второго выхода распределител  5, код, наход щийс  в этой  чейке, поступает на первый вход сумматора 10 (вначале нуль, а затем код, образующийс  в этой  чейке пам ти на преДь1ду1цих тактах измерени ). На второй вход сумматора 10 поступает код числа, пропорциональный значеьшю фазы t/x ) ° счетчика 9, Код результата суммировани , полученный на выходе сумматора 10, записываетс  оп ть в V-тую- чейку пам ти блока 13 пам ти по команде, поступающей на вход

45

55

31320822

Запись блока 13 пам ти с третьего выхода распределител  3.

Таким образом, по истечении И выборок в каждой  чейке блока 13 пам ти накапливаетс  число, пропорциональное оценке условного математического ожидани , т.е. ординате функции регрессии.

При измерении функции коррел ции переключатели наход тс  в положении 3, Импульсы с выхода временного селектора 7 поступают на нулевой вход триггера 18 непосредственно, а на единичный вход триггера 18 - через счетчик 17. Коэффициент пересчета счетчика 17 выбираетс  в соответствии с выбранным уровнем анализа, оптимальное значение которого в смысле минимума продолжительности измерени .

JO

f5

рого равен п,; -и + выхода временного селектора 7 возвращает триггер 18 в исходное состо ние еще до по влени  очередного импульса с второго выхода распределител  5. Вре менной селектор 16 закрываетс . Счетчик 17 перед каждым тактом измерени  устанавливаетс  в исходное состо ние сигналом с третьего выхода распределител  5,

Шаг измерени  коррел ционной функ ции определ етс  интервалом следовани  импульсов с второго выхода распределител  5. Объем счетчика 21 опре дел етс  числом ординат коррел ционной функции, подлежащих определению.

Код, сформированный в счетчике 21, равный аргументу коррел ционной функции fif(, через коммутатор 22 (

например, дл  нормального распределе- ; равл ющий вход коммутатора 22 в этом ни  случайной фазы равно т( ч) tl, 4 liSCv). Если количество импульсов в пачке на выходе временного селектора 7 равно коэффициенту пересчета счетчика 17

(п . k), то на выходе счетчика 17 по вл етс  сигнал, устанавливающий триггер 18 в положение, при котором на его выходе формируетс  разрешаю - щий потенциал, который через элемент ИЛИ 19 поступает на управл ющий вход временного селектора 16,

На информационньй вход временного селектора 16 поступает импульс с второго выхода распределител  5 в конце каждого такта измерени , которьш че- 35 на управл ющем входе сумматора 10 с рез временной селектор 16 поступает подвижного контакта третьего пере- на счетный вход счетчика 21 и единич- ключател  11. В дальнейшем устройстрежиме соединен с третьим выходом распределител  5 через четвертьш переключатель 15) поступает на адресный вход блока 13 пам ти.

Импульсы с выхода временного селектора 6 поступают на вход счетчика 9 , в котором перед каждым измерением устанавливаетс  код, соответствующий оценке математического ожидани . Суммирование в сумматоре 10 в этом случае выполн етс  с учетом знака кода разности )f;(t; + Т ), поступающей с выхода счетчика 9 в соответствии .с подготовительным сигналом

ный вход триггера 20, Последний перебрасываетс , создава  через элемент ИЛИ 19 разрешающий потенциал на входе временного селектора 16, Как только на выходе счетчика 21 по вл етс  сигнал переполнени , триггер 20 перебра- сывает.с  в исходное нулевое состо ние .

Селектор 16 закрываетс  до тех пор, пока на выходе триггера 18 не по вл етс  разрешающий потенциал, соответствующий случаю Пу; k. Если n,,, то на выходе счетчика 17 сиг нал не по вл етс . Если k + 1, то на выходе счетчика 17 по вл етс  сигнал, который приводит к тому, что на выходе триггера 18 по вл етс  разрешающий потенциал, который через элемент ИЛИ 19 поступает ка управл ющий вход временного селектора 16. Однако импульс, пор дковый номер кото

рого равен п,; -и + выхода временного селектора 7 возвращает триггер 18 в исходное состо ние еще до по влени  очередного импульса с второго выхода распределител  5. Временной селектор 16 закрываетс . Счетчик 17 перед каждым тактом измерени  устанавливаетс  в исходное состо ние сигналом с третьего выхода распределител  5,

Шаг измерени  коррел ционной функции определ етс  интервалом следовани  импульсов с второго выхода распределител  5. Объем счетчика 21 определ етс  числом ординат коррел ционной функции, подлежащих определению.

Код, сформированный в счетчике 21, равный аргументу коррел ционной функции fif(, через коммутатор 22 (уп

равл ющий вход коммутатора 22 в этом

равл ющий вход коммутатора 22 в этом

на управл ющем входе сумматора 10 с подвижного контакта третьего пере- ключател  11. В дальнейшем устройстрежиме соединен с третьим выходом распределител  5 через четвертьш переключатель 15) поступает на адресный вход блока 13 пам ти.

Импульсы с выхода временного селектора 6 поступают на вход счетчика 9 , в котором перед каждым измерением устанавливаетс  код, соответствующий оценке математического ожидани . Суммирование в сумматоре 10 в этом случае выполн етс  с учетом знака кода разности )f;(t; + Т ), поступающей с выхода счетчика 9 в соответствии .с подготовительным сигналом

45

во работает так же, как и при измерении функции регрессии, Накоплен- ное в каждой  чейке блока 13 пам ти число за цикл измерени  пропорционально оценке ординат функции коррел ции .

Если на вход устройства в этом режиме измерени  подключить два сигнала x(t) и y(t) со стационарно св занными флуктуирующими фазами, то за интервал измерени  Т, получают в каждой  чейке блока 13 пам ти оценку произведени  нормированной функции коррел ции (взаимной) на отношение среднеквадратических отклонений первого и второго процессов u(t) H i/(t)

6 ,, , . d-v

т--Ч/

50

55

,

(г) .

bu

В положении переключателей 5 получают оценку плотности веро тноети распределени  случайной фазы сигнала . При этом сигнал с исследуемой случайной фазой подключаетс  на вход преобразовател  4 фаза - временной интервал. Формируемые на выходе временного селектора 7 пачки импульсов

в выбранном масштабе определ ют

значение фазы в момент времени t V(t;) k.n.,- „

Импульсы с выхода временного селектора 7 поступают на счетный вход счетчика 17. Код чи сла, пропорционального фaзe j7(t), образующейс  в счетчике 17 через коммутатор 22, поступает на адресный вход блока 13 пам ти, указыва  адрес S-й  чейки пам ти, где будет выполн тьс  обмен информации. По команде Считывание, поступаюо ей с второго выхода распре делител  5, код, наход  гщйс  в этой  чейке, поступает на первый вход сумматора 10 (вначале нуль, затем i код, образующийс  в этой  чейке на предыдущих тактах измерени ). На второй вход сумматора 10 поступает код числа каждый раз равного единице, так как на вход счетчика 9 в этом режиме, поступает сигнал не с выхода временного селектора 6, а с второго выхода распределител  5, который поступает через п тый неподвижный контакт первого переключател  8, Таким образом, на каждом такте измерени  число в соответствующей  чейке пам ти блока 13 пам ти увеличиваетс  на единицу.

Накопленное в каждой  чейке пам ти блока 13 пам ти число пропорционально оценке ординат плотности веро тности случайной фазы сигнала за врем  измерени  Т .

Общее число выборок N во всех режимах измерени  задаетс  распредепи- телем 5. Надлежащий выбор числа N позвол ет получить пр мой отсчет оценки измер емой веро тностной характеристики .

ормула изобретени 

Устройство дл  измерени  веро тостных характеристик фазы случайного игнала, содержащее преобразователь аза - временной инт.ервал, переключаели , умножитель частоты, формироваель импульсов, первый триггер, перый и второй счетчики, сумматор, пер-

о Ю

t5

20

25

30

35

40

45

50

55

вый и второй временные селекторы, первый блок пам ти, вход Синхронизации устройства соединен с входом формировател  импульсов, выход которого подключен к тактовым входам преобразователей фаза - временной интервал и входу умножител  частоты, выход которого соединен с тактовыми входами первого и второго временных селекторов , выходы преобразователей фаза - временной интервал подключены к информационным входам первого и второго временных селекторов соответственно , выходы которьгх соединены с информационным входом первого переключател  и входом установки в нуль первого триггера соответственно, а также со счетным входом Второго счетчика , выход первого переключател  под-. ключен к счетному входу первого счет чика, информационный вход которого соединен с выходом первого блока пам ти , выход первого счетчика подключен к первому входу первого сумматора , второй вход которого соединен с выходом второго переключател , ин- формационньш БТСОД которого подключен к выходу старшего разр да первого счетчика, вход записи первого блока пам ти соединен с выходом третьего переключател , отличающеес  тем, что, с целью повьшени  быстродействи , в него введены третий счетчик, второй блок пам ти, коммутатор , элемент ИЛИ, второй триггер, третий временной селектор, распределитель импульсов, вход запуска которого соединен с выходом формировател  импульсов, управл ющий вход первого переключател  объединен с тактовым входом третьего временного селектора и входом считывани  второго блока пам ти и подключен к первому . выходу распределител  импульсов, второй выход которого соединен-с управл ющими входами третьего и четвертот- го переключателей, третий выход распределител  импульсов подключен к входу сброса второго счетчика, выход старшего разр да которого соединен с входом установки в единицу первого триггера, выход которого подключен к первому входу элемента ИЛИ, второй вход которого соединен с выходом второго триггера, вход установки в нуль которого подключен к выходу старшего разр да третьего счетчика, информационный выход которого соединен

7 13208228

с первым информационным входом комму-ционный вход которого соединен с вы- татора, второй информационный входходом сумматора, третий вход которо- которого подключен к информационномуго подключен к выходу второго блока выходу второго счетчика, выход эле-пам ти и объединен с информационным мента ИЛИ соединен с информационным 5входом первого блока пам ти, вход входом третьего временного селектора,считывани  которого объединен с вхо- выход которого подключен к счетномудом записи второго блока пам ти и входу третьего счетчика и входу ус-соединен с третьим выходом распреде- тановки в единицу второго триггера,лител  импульсов, информационные вхо- выход четвертого переключател  соеди- Оды первого и второго преобразователей нен с управл ющим входом коммутатора,фаза -временной интервал  вл ютс  вхо- выход которого подключен к адресномудами задани  первого ивторого случай- входу второго блока пам ти-, информа-ных процессов устройства соответственно.

Claims (1)

1. Формула изобретения

   Устройство для измерения вероятностных характеристик фазы случайного сигнала, содержащее преобразователь фаза - временной интервал, переключатели, умножитель частоты, формирователь импульсов, первый триггер, первый и второй счетчики, сумматор, пер вый и второй временные селекторы, первый блок памяти, вход Синхронизации устройства соединен с входом формирователя импульсов, выход которого подключен к тактовым входам преобразователей фаза - временной интервал и входу умножителя частоты, выход которого соединен с тактовыми входами первого и второго временных селекторов, выходы преобразователей фаза временной интервал подключены к информационным входам первого и второго временных селекторов соответственно, выходы которых соединены с информационным входом первого переключателя и входом установки в нуль первого триггера соответственно, а также со счетным входом второго счетчика, выход первого переключателя под-, ключей к счетному входу первого счетчика, информационный вход которого соединен с выходом первого блока памяти, выход первого счетчика подключен к первому входу первого сумматора, второй вход которого соединен с выходом второго переключателя, информационный вкод которого подключен к выходу старшего разряда первого счетчика, вход записи первого блока памяти соединен с выходом третьего переключателя, отличающееся тем, что, с целью повышения быстродействия, в него введены третий счетчик, второй блок памяти, коммутатор, элемент ИЛИ, второй триггер, третий временной селектор, распределитель импульсов, вход запуска которого соединен с выходом формирователя импульсов, управляющий вход первого переключателя объединен с тактовым входом третьего временного селектора и входом считывания второго блока памяти и подключен к первому . выходу распределителя импульсов, второй выход которого соединен с управляющими входами третьего и четвертотго переключателей, третий выход распределителя импульсов подключен к входу сброса второго счетчика, выход старшего разряда которого соединен с входом установки в единицу первого триггера, выход которого подключен к первому входу элемента ИЛИ, второй вход которого соединен с выходом второго триггера, вход установки в нуль которого подкпючен к выходу старшего разряда третьего счетчика, информационный выход которого соединен

   Ί с первым информационным входом коммутатора, второй информационный вход которого подключен к информационному выходу второго счетчика, выход элемента ИЛИ соединен с информационным 5 входом третьего временного селектора, выход которого подключен к счетному входу третьего счетчика и входу установки в единицу второго триггера, выход четвертого переключателя соеди- 10 нен с управляющим входом коммутатора, выход которого подключен к адресному входу второго блока памяти·, информа ционный вход которого соединен с выходом сумматора, третий вход которого подключен к выходу второго блока памяти и объединен с информационным входом первого блока памяти, вход считывания которого объединен с входом записи второго блока памяти и соединен с третьим выходом распределителя импульсов, информационные входы первого и второго преобразователей фаза -временной интервал являются входами задания первого ивторого случайных процессов устройства соответственно