SU1363499A1 - Устройство дл оценки сигналов - Google Patents

Abstract

Изобретение относитс  к радиотехнике . Цель изобретени  - обеспечение возможности выбора наиболее помехозащшценной структуры сигнала. Устр-во,содержит генератор 1 опорных сигналов, два перемножител  3.1, 3.2, два интегратора 4.1, 4.2, пороговый блок 9, блок сравнени  11, регистр пам ти 12, элемент И 13, генератор 14 счетной частоты. Дл  достижени  цели введены фазовращатель 2, последовательно соединенные первый квадратор 5.1, сумматор 6, стро- бирующий блок 7 и нормирующий блок 8, преобразователь 10, включенный между выходом порогового блока 9 и вторым входом блока сравнени  11, блок регистров пам ти фазовых кодов 15 и блок 16 пам  ги кодов оптимальной структуры сигналов. Кол-во элементов пам ти блока 16 определ етс  структурой системы передачи информации. При наиболее распространенной двоичной системе св зи в составе блока 16 достаточно иметь два регистра, содержащих информацию о двух наиболее оптимальных структурах сигналов. 2 ил. (Л О5 00 4: Х СО

Description

1

Изобретение относитс  к радиотехнике и может использоватьс  дл  выбора сигналов, оптимальных к воздей13

ствию помех.

Цель изобретени  - обеспечение воз можности выбора наиболее помехозащи- щенной структуры сигнала.

На фиг.1 представлена стуктурна  электрическа  схема устройства дл  оценки сигналов; на фиг.2 (а,б) - спектральные плотности амплитуд дл  фазовых кодов.

Устройство дл  оценки сигналов содержит генератор 1 опорных сигналов, фазовращатель 2, два перемножител  3.1 и 3.2, два интегратора 4.1 и 4.2, два квадратора 5.1 и 5.2, сумматор 6, стробирующий блок 7, нормирующий

генератора 14 счетной частоты. Эти же импульсы Поступают на тактовые вхо ды интеграторов 4.1 и 4.2 дл  сброса накопленного за период Т напр жени .

10

1Г

С выхода стробирующего блока 7 сигнал поступает на вход нормирующего блока 8, с выхода которого полученное значение коэффициента взаимного различи  опорного сигнала и помехи g поступает в пороговый блок 9, где сравниваетс  с некоторым пороговым значением g, , определ емым допустимым значением веро тности ошибки Р.

ош

С выхода порогового блока 9

напр жение Up, равное разности между пороговым значением g „„„ и измерен ным значением g коэффициента вза- о I поблок 8, пороговый блок 9, преобразова-5о имного различи  (Up - g - , тель 10, блок 11 сравнени , регистр ступает на вход преобразовател  10, в .12 пам ти, элемент И 13, генератор 14 счетной частоты, блок 15 регистров пам ти фазовых кодов, блок 16 пам ти

25

кодов оптимальной структуры сигналов, Устройство дл  оценки работы сигналов работает следующим образом. С выхода генератора 14 счетной частоты на вход блока 15 поступают тактовые импульсы с периодом Т дл  поочередного подключени  регистров пам ти фазовых кодов, определ ющих структуру сигналов, и к генератору 1 опорных сигналов. Сигнал определенной структуры ZP (t) с выхода генератора 1 опорных сигналов поступает на второй вход одного из перемножителей 3.1 и на вход фазовращател  2, с выхода которого сигнал, сопр женньш по Гильберту с опорным сигналом, поступает на второй вход перемножител  3.2. На первые входы перемножителей 3.1 и 3.2 подаетс  помеха Z, (t) , присутствующа  в канакотором происходит преобразование напр жени  U в двоичный код х, по- ступакнций затем на первый вход блока 11 сравнени . На второй вход блока 11 сравнени  поступает информаци  с регистра 12 пам ти о максимальном

значении разности

(g

пор

- g;),

30

Г- 11|ЬХ . 1 - f

1,2,...,г-1| (соответствующей

минимальному значению р,р, полученной при измерении коэффициента взаимного различи  всех предьщущих г-1 вариантов структур опорных сигналов и помехи. Если поступившее в

3 блок 11 с выхода преобразовател  10 значение х превьппает значение х-, записанное в регистре 12 пам ти, с выхода блока 11 в регистр 12 записываетс  нова  информаци  х,  вл ю40 ща с  максимальной дл  всех г структур опорных сигналов. При этом с первого выхода блока 11 сравнени  на второй вход элемента И 13 посту- . пает сигнал, открьгоающий данный элеле . Сигналы, полученные в результате 45 ит. дл  записи с блока 15 регистров пам ти фазовых кодов в блок 16 пам ти кодов оптимальной структуры информации об г-м коде структуры сигнала, при котором измеренное знаперемножени , поступают на входы интеграторов 4.1 и 4.2, где интегрируютс  на интервале длительности элемента опорного сигнала. С выходов

интеграторов 4.1 и 4.2 сигналы посту- 50 коэффициента взаимного разли- пают на входы квадраторов 5.1 и 5,2, чи  g  вл етс  наименьшим. Если

с выходов которых: поступают на входы сумматора 6. Выход сумматора 6 соединен с входом стробирующего блока 7, в котором осуществл етс  отсчет результата в моменты времени, кратные целому числу длительности элемента опорного сигнала, при поступлении на тактовый вход импульсов с выхода

13634992

генератора 14 счетной частоты. Эти же импульсы Поступают на тактовые входы интеграторов 4.1 и 4.2 дл  сброса накопленного за период Т напр жени .

С выхода стробирующего блока 7 сигнал поступает на вход нормирующего блока 8, с выхода которого полученное значение коэффициента взаимного различи  опорного сигнала и помехи g поступает в пороговый блок 9, где сравниваетс  с некоторым пороговым значением g, , определ емым допустимым значением веро тности ошибки Р.

ош

С выхода порогового блока 9

напр жение Up, равное разности между пороговым значением g „„„ и измеренным значением g коэффициента вза- о I поимного различи  (Up - g - , ступает на вход преобразовател  10, в

о имного различи  (Up - g - , ступает на вход преобразовател  10, в

5

котором происходит преобразование напр жени  U в двоичный код х, по- ступакнций затем на первый вход блока 11 сравнени . На второй вход блока 11 сравнени  поступает информаци  с регистра 12 пам ти о максимальном

значении разности

(g

пор

- g;),

0

Г- 11|ЬХ . 1 - f

1,2,...,г-1| (соответствующей

минимальному значению р,р, полученной при измерении коэффициента взаимного различи  всех предьщущих г-1 вариантов структур опорных сигналов и помехи. Если поступившее в

блок 11 с выхода преобразовател  10 значение х превьппает значение х-, записанное в регистре 12 пам ти, с выхода блока 11 в регистр 12 записываетс  нова  информаци  х,  вл ю0 ща с  максимальной дл  всех г структур опорных сигналов. При этом с первого выхода блока 11 сравнени  на второй вход элемента И 13 посту- . пает сигнал, открьгоающий данный . дл  записи с блока 15 регистров пам ти фазовых кодов в блок 16 пам ти кодов оптимальной структуры информации об г-м коде структуры сигнала, при котором измеренное знапоступившее с преобразовател  10 в блок 11 сравнени  значение разности X не превьш1ает значени  Х; , за- gg писанного в регистре 12 пам ти, то сигналы на выходах блока 11 сравнени  отсутствуют и в регистре 12 пам ти и блоке 16 пам ти остаетс  прежн  , ранее записанна  информаци .

Таким образом, в блоке 16 пам ти записываетс  информаци  о кодах структур сигналов, оптимальных к воздействию помехи в канапе. Количество элементов пам ти блока 16 определетс  структурой системы передачи информации . При двоичной системе св - зи в составе блока 16 пам ти достаточно иметь два регистра, содержащих информацию о двух наиболее оптимальных структурах сигналов.

Claims (1)

1. Формула изобретени

   Устройство дл  оценки сигналов, содержащее последовательно соединенные генератор опорных сигналов, первый перемножитель и первьш интегратор , последовательно соединенные второй перемножитель, первый вход которого соединен с другим входом первого перемножйтел , и второй интегратор , последовательно соединен- .ные регистр пам ти и блок сравнени , генератор счетной частоты, пороговый блок и элемент И, отличающеес  тем, что, с целью обеспечени  возможности выбора наиболее

   помехозапр1щенной структуры сигнала, 30 щего блока.

   введены фазовращатель, включенный между выходом генератора опорных сигналов и вторым входом второго перемножител , последовательно соединенные первый квадратор, сумматор, стро- бирующий блок и нормирующий блок, выход которого подключен к входу порогового блока, второй квадратор,

   включенный между выходом второго интегратора и вторым входом сумматора, преобразователь, включенный между выходом порогового блока и вторым входом блока сравнени , блок регистров пам ти фазовых кодов, включенный между вькодом генератора счетной частоты и входом генератора опорных сигналов , и блок пам ти кодов оптимальных структур сигналов, вход которого

   соединен с выходом элемента И, при этом второй выход блока регистров пам ти фазовых кодов подключен к первому входу элемента И, второй вход которого соединен с первым выходом

   .блока сравнени , второй выход которого подключен к входу регистра пам ти, а выход генератора счетной частоты подключен к вторым входам первого и второго интеграторов и стробирую

   Л /А.

   /

   fn

   Л

   F