SU1661667A2 - Измеритель элементов матрицы спектральной плотности мощности двух сигналов - Google Patents

Abstract

Изобретение относитс  к энергетике и может быть использовано дл  определени  частотных характеристик объектов автоматического управлени . Цель изобретени  - расширение функциональных возможностей путем измерени  временного сдвига двух сигналов и элементов матрицы спектральной плотности мощности двух сигналов - достигаетс  введением в устройство блока 3 управлени . Устройство также содержит преобразователи 1, 2 временного масштаба, узкополосные фильтры 4, 5, фазовращатель 6, квадраторы 7, 8, блоки 9, 10 умножени , интеграторы 11 - 14 и блок 15 измерени  времени задержки. 3 ил.

Description

т т

сриг 1

г т

Изобретение относитс  к области энергетики, может быть использовано дл  определени  частотных характеристик объектов автоматического управлени  и  вл етс  усовершенствованием известного устройства по основному авт„ св. № 1307375,

Цель изобретени  - расширение функциональных возможностей путем измерени  временного сдвига двух iсигналов, измерени  элементов матрицы спектральной плотности мощности двух сигналов.

На фиг.1 представлена блок-схема измерител ; на фиг,2 - схема блока управлени  , на фиг,3 - схема блока измерени  времени задержки.

Измеритель содержит преобразова- тели 1 и 2 временного масштаба, блок

3управлени , узкополосные фильтры

4и 5, фазовращатель 6, квадраторы 7 и 8, блоки 9 и 10 умножени , интеграторы 11-14 и блок 15 измере- ни  времени задержки.

Блок 3 управлени  содержит генератор 16 тактовых импульсов, управл емый делитель 17 частоты,счет- чик 18 адреса, сумматор 19, блок 20 пам ти.

Первые входы преобразователей 1 временного масштаба  вл ютс  соответственно первым и втбрым входами измерител . if вторым входам преобразователей 1 и 2 временного масштаба подключены первый и второй выходы блока 3 управлени  соответственно. Выходы преобразователей 1 и 2 времен ного масштаба соединены с входами строго одинаковых узкополосных фильтров 4 и 5. Выход узюэполосного фильра 4 подключен к входу фазовращател  6 и к первому входу блока 10 умноже- ни , выход которого бв зан с входом интегратора 13, Выход узкопоггосного фильтра 5 подключен к входу квадратора 8, выходом соединенного с входом интегратора 14, и к вторым входа блоков 9 и 10 умножени . Выход фазовращател  6 подключен к входу квадратора 7 и первому входу блока 9 умножени , выходы которых св заны с входами интеграторов 11 и 12 соответственно . Первый, второй и третий входы блока 15 измерени  времени задержки св заны соответственно с первым и вторым входами измерител  и

третьим выходом блока управлени ,   выход блока J5 - с входом блока управлени  .

В блоке 3 управлени  выход генератора 16 тактовых импульсов подсоединен к тактовому входу управл емого делител  17 частоты. Выход управл емого делител  17 частоты подключен к тактовому входу счетчика 18 адреса выход которого соединен с первым входом сумматора 19. Выход переноса счетчика 18 адреса подключен к входу блока 20 пам ти, выход которого соединен с информационным входом управл емого делител  17 частоты. Выходы счетчика 18 адреса, сумматора 19 и генератора 16 тактовых импульсов  вл ютс  соответственно первым, вторым и третьим выходами блока 3 управлени .

Устройство работает следующим образом .

Входные реализации первого и второго сигналов поступают соответственно на первые входы преобразователей 1 и 2 временного масштаба, где осуществл етс  мультипликативный перено спектра названных реализаций в область , определ емую первой фиксированной частотой изменени  кодов на вторых входах преобразователей 1 и 2 временного масштаба. Реализации со смещенным спектром с выходов преобразователей 1 и 2 временного масштаб поступают соответственно на входы узкополосных фильтров 4 и 5, на выходы которых выдел ютс  гармоники смещенных реализаций, соответствующие резонансной частоте узкополосных фильтров 4 и 5.

После окончани  первой пары смещенных реализаций частота изменени  кодов на вторых входах преобразователей 1 и 2 временного масштаба принимает другое фиксированное значение . Это приводит к мультипликативному переносу спектра обеих исходных реализаций в следующую область, в которой гармоники, выдел емые узкополосными фильтрами 4 и 5, будут соответствовать следующим по пор дку гармоникам названных реализаций. Таким образом9 на выходе каждого из преобразователей 1 и 2 временного масштаба получают набор смещенных реализаций , спектр каждой из которых сдвинут в такую частотную область, в которой соответствующа  гармлникл ис1

ходной реализации совпадает с резонансной частотой узкополосных фильтров 4 и 5. Величины сдвигов исходных спектров, необходимые дл  выделени  искомых гармоник, рассчитываютс  заранее и фиксируютс  в блоке 3 управлени .

Совместна  работа блока 3 управлени  и преобразователей 1 и 2 временного масштаба, содержащих последовательно соединенные устройство выборки-хранени , анач ого-цифровой преобразователь, оперативно-запоминающее устройство и цифроаналоговый преобразователь, заключаетс  в еле дующем. Реализации, поступающие на входы устройства выборки-хранени  каждого из преобразователей 1 и 2 временного масштаба, дискретизируют- с  во времени в наборы выборок, которые на аналого-цифровых преобразовател х преобразуютс  в два набора кодов. Эти два набора кодов синхронно занос тс  в  чейки соответствующих устройств. Коды, снимаемые с выходов каждого из аналого-цифровых преобразователей, последовательно заполн ют все  чейки соответствующих оперативно-запоминающих устройств согласно адресации, определ емой одним счетчиком 18 адреса.

Одновременно с заполнением оперативно-запоминающих устройств происходит измерение временного сдвига между анализируемыми сигналами в блоке 15 измерени  времени задержки. Только после окончани  процесса заполнени  оперативно-запоминающих устройств на вход блока 3 управлени  поступает кодовый сигнал, выражающий величину указанного временного сдвига, и начинаетс  процесс измерени  элементов матрицы спектральной плотности мощности двух- сигналов.

Генератор 16 тактовых импульсов и управл емый делитель 17 частоты формируют последовательность импульсов , частота следовани  которых определ етс  кодом на выходе блока 20 пам ти. Коды, записанные в блоке 20 пам ти, определ ют такие значени  частоты импульсов на выходе управл емого делител  17 частоты, которые обеспечат все необходимые- сдвиги исходных реализаций. Импульсы с выхода управл емого делител  17 частоты поступают на тактовый вход счетчика 18 адреса, который определ ет адрес  че667й

ек оперативно-запоминающих устройств преобразователей 1 и 2 временного масштаба. Наборы кодов, записанные в обоих оперативно-запоминающих устройствах , первый раз будут синхронно считаны с одной скоростью, второй раз - с другой и т.д.

Блок 15 измерени  времени задержки может иметь множество схемных решений, один из вариантов которых.- представлен на фиг.З. Блок 15 содержит усилители-ограничители 21 и 22, регистры 23 и 24 сдвига, мультиплек5 сор 25, элементы И 26 и 27, реверсив ный счетчик 28, параллельный регистр 29, счетчик 30 и делитель 31 частоты. В блоке 15 входы усилителей-ограничителей 21 и 22 подключены к первому

0 и второму входам блока 15 соответственно . С третьим входом блока 15 соединены входы счетчика 30 и делител  31 частоты. Выходом блока 15  вл етс  выход параллельного регистра 29,

5 управл ющий вход которого подключен к выходу переноса счетчика 30. Выход усилител -ограничител  21 подключен к информационному входу многоразр дного регистра 23 сдвига и к одному

0 из входов (первому) мультиплексора 25. Выход усилител -ограничител  22 соединен с первыми входами элементов И 26 и 27. Второй вход элемента И 26 так же, как и информационный вход регистра 24 сдвига, подключен к выходу мультиплексора 25. С вторым входом элемента И 27 соединен выход регистра 24 сдвига, тактовый вход которого так же, как и тактовый вход

Q регистра 23 сдвига, подключен к выходу делител  31 частоты. Многоразр дный регистр 23 сдвига разбит на п последовательно соединенных  чеек, содержащих одинаковое число разр дов

5 Выход каждой  чейки подключен также к соответствующему входу мультиплексора 25. Выходы элементов И 26 и 27 подключены соответственно к входам суммировани  и вычитани  реверсив0 ного счетчика 28, разр дные выходы которого соединены с соответствующими разр дными входами параллельного регистра 29 и с соответствующими управл ющими входами мультиплексора 25. В момент включени  устройства в ( работу происходит начальна  установка реверсивного счетчика 28, соответствующа  минимально возможному (нулевому ) времени задержки сигнала, по-

5

5

даваемого на первый вход измерител  (т.е. соответствующа  нулевому временному сдвигу между анализируемыми сигналами). При эксплуатации предлагаемого измерител  сигнал, дл  которого не исключена возможность запаздывани  во времени, подают на второй вход этого измерител , т.е. на вход преобразовател  2 временного масштаба . На вход усилител -ограничител  21 поступает тот же электрический сигнал, что и на вход преобразовател  1 временного масштаба, а на вход усилител -ограничител  22 - тот же сигнал, что и на вход преобразовател  2 временного масштаба. Усилители- ограничители 21 и 22 преобразуют огибающие электрических сигналов, поступающих на их входы, в сигнум-сигналы , т.е. в последовательности пр моугольных импульсов посто нной амплитуды . Сигнум-сигнал с выхода усилител -ограничител  21 поступает на информационный вход регистра 23 сдви га и на первый вход мультиплексора 25, а сигнум-сигнал с выхода усилител -ограничител  22 - на первые входы элементов И 26 и 27. Значени  частот импульсов на выходах элементов И 26 и 27 пропорциональны ординатам двух малоотсто щих друг от друга точек коррел ционной кривой (здесь в и в дальнейшем имеетс  в виду крива  функции взаимной коррел ции входных сигналов измерител ).

Пусть абсцисса точки коррел ци-. онной кривой, ордината которой пропорциональна частоте импульсов на выходе элемента И 26, будет Ј, тогда абсцисса точки коррел ционной кривой , ордината которой пропорциональна частоте импульсов на выходе элемента И 27, будет . В этом случае можно записать:

е-Ц2

Г

At- -fде N - количество разр дов в одной  чейке регистра 23 сдвига;

М - количество разр дов в регистре 24 сдвига

k e а,,.п - количество  чеек

регистра 23 сдвига, включенных через мультиплексор 25 между выходом усилител -ограничител  21 и входом регистра 24 сдвига (вторым входом элемента И 26)J

f - частота импульсов на выходе

делител  31 частоты. Таким образом, многоразр дный регистр 23 сдвига () и мульти- плексор 25 служат дл  задержки выходного сигнала усилител -ограничител  21 на врем  Ј. Регистр 24 сдви

0

5 о

5

0

5

0

5

га предназначен дл  создани   нной разности абсцисс Д с двух

постоточек

коррел ционной кривой, ординаты которых пропорциональны значени м частоты импульсов на выходах элементов И 26 и 27.

В случае, если частота импульсов на выходе суммировани  реверсивного счетчика 28 будет больше частоты импульсов на входе вычитани  этого же счетчика, состо ние реверсивного счетчика 28 будет измен тьс  в сторону увеличени  значени  выходного кода. Это вызовет увеличение числа k  чеек регистра 23 сдвига, включенных между выходом усилител -ограничител  21 и выходом мультиплексора 25, а следовательно, и увеличение задержки Ј выходного сигнала усилител -ограничител  21.

Измер емому времени задержки входного сигнала преобразовател  2 временного масштаба относительно входного сигнала преобразовател  1 временного масштаба соответствует абсцисса точки максимума анализируемой коррел ционной кривой. Когда в процессе анализа коррел ционной кривой блок 15 выйдет на максимум этой кривой , частоты импульсов на выходах элементов И 26 и 27 станут равными, и состо ние реверсивного счетчика 28 .мен тьс  не будет. Тактовые импульсы в блок 15 измерени  времени задержки поступают с 1выхода генератора 16 тактовых импульсов , вход щего в состав блока 3 управлени . Счетчик 30, имеющий такую же емкость, что и счетчик 18 ад- |реса, работает синхронно с послед- ним. В момент окончани  заполнени  оперативно-запоминающих устройств, вход щих в состав преобразователей 1 и 2 временного масштаба, на выходе переноса счетчика 30 по вл етс  импульс переполнени , разрешающий запись в параллельный регистр 29 выходного кода реверсивного счетчика 28. Код, записанный в параллельном реги- стре и выражающий величину временного сдвига между входными сигналами преобразовалелей 1 и 2 временного мае-- штаба, поступает с выхода блока 15 измерени  времени задержки на вход блока 3 управлени , т.е. на второй вход сумматора 19. И после этого начинаетс  процесс измерени  элементов матрицы спектральной плотности мощности двух сигналов.

Claims (1)

1. Формула изобретени 

   Измеритель элементов матрицы спектральной плотности мощности двух сигналов по авт. св. 9 1307375, отличающийс  тем, что, с целью расширени  функциональных возможностей путем измерени  временного сдви

   га двух сигналов, в него введены блок пам ти и последовательно соединенные генератор тактовых импульсов, управ - л емый делитель частоты, счетчик адреса и сумматор, первый, второй входы и выход которого соответственно соединены с вторым входом первого преобразовател  временного масштаба,

     с третьим выходом блока управлени  - и с вторым входом второго преобразовател  временного масштаба, второй выход счетчика адреса через блок пам ти подключен к второму входу упje равл емого делител  частоты, а выход генератора тактовых импульсов соединен с третьим входом блока управлени  .

   (Риг. 2

   feJ