SU1420673A1 - Устройство дл передачи дискретной информации - Google Patents

Abstract

Изобретение относитс  к радиотехнике. Цель изобретени  - новышение помехозащищенности передачи без увеличени  избыточности кода. Дл  достижени  цели в устр- во введены параллельно-последовательный преобразователь 8, буферный запоминающий блок 7, генераторы 11, 19, элементы ИЛИ 10, 13, 14, счетчик 12 импульсов, ключ 18, счетчик 15 длительности помехи, полосовой фильтр 16, пороговый блок 17 и элемент НЕ 20. При заполнении счетчика 15 длительности по.мехи на его выходе по вл етс  «1, котора  через второй вход элемента ИЛИ 13 обнул ет счетчик 12. Также «1 через второй вход элемента ИЛИ 14 поступает и на первый вход счетчика 15 длительности помехи и обнул ет его. При исчезновении помехи bia выходе порогового блока 17 по вл етс  «О, который через элемент НЕ 20 открывает последний ключ буферного запоминаюихего .блока 7, и кодова  комбинаци  передаетс  вторично. I з. п. ф-лы, 2 ил. (О

Description

(Л

ТШ

Лини  сд зи

4

05

СО

Лини  сд зи

Фие. 7

Изобретение относитс  к радиотехнике и может быть использовано в системах передачи дикретной информации.

Цель изобретени  - повышение помехозащищенности передачи без увеличени  избыточности кода.

На фиг. 1 представлена структурна  электрическа  схема предлагаемого устройства; на фиг. 2 - пример выполнени  буферного запоминающего блока.

Устройство дл  передачи дискретной информации содержит (фиг. 1) датчик 1 сигнала, аналого-цифровой преобразователь 2, блок 3 вычитани , анализатор 4 сигнала , регистр 5, блок 6 считывани , буферный запоминающий блок 7, параллельно- последовательный преобразователь 8, канал 9 св зи, первый элемент ИЛИ 10, первый генератор 11, счетчик 12 импульсов, второй и третий элементы ИЛИ 13 и 14, счетчик 15 длительности помехи, полосовой фильтр 16, пороговый блок 17, ключ 18,-второй генератор 19 и элемент НЕ 20.

Буферный запоминающий блок 7 содержит (фиг. 2) регистры 21i-21„, ключи 22| - 22v, элементы ИЛИ 23i-23« i и элементы ИЛИ-НЕ .|.

Устройство работает следующим образом.

Дл  передачи одного отсчета аналоговый сигнал f(t) из датчика 1 (фиг. 1) подают на аналого-цифровой преобразователь 2, где он преобразуетс  в цифровую форму. Код величины сигнала (цифровой отсчет) из аналого-цифрового преобразовател  2 передают на блок 3 вычитани , где определ ют величину приращени  сигнала путем вычитани  из полученного отсчета значени  предыдущего отсчета, записанного в регистре 5 предыдущего отсчета. С помощью анализатора 4 сравнивают абсолютную величину при- ращени , полученного в блоке 3 вычитани , с величиной фиксированного порога. Если абсолютна  величина приращени  сигнала оказываетс  меньше порога, то в блок 6 считывани  по сигналу с анализатора 4 запи- сывают код величины приращени  сигнала, в противном случае в блок 6 считывани  занос т признак полного отсчета, полный отсчет величины сигнала и код величины приращени  сигнала. Затем информацию из блока 6 считывани  передают на первый вход буферного запоминающего блока 7 и одновременно код величины сигнала записывают в регистр 5 предыдущего отсчета. Код, переданный по первому входу буферного запоминающего блока 7, поступает (фиг. 2) в регистр 211 через его третий вход и заполн ет его разр ды. Если регистр 212 свободен, то в его разр дах содержатс  «О, которые через элемент ИЛИ-НЕ 24| устанавливают «1 на втором управл юще.ад входе ключа 22:. В этом случае информаци  из разр дов регистра 211 проходит через первые входы Ключа 22i на первые входы регистра 212, соответствующие его разр дам.

0

0

5

5

0 5

и записываетс  там. Одновременно информаци  с выходов ключа 22i поступает на входы элемента ИЛИ 23i. Поскольку один из разр дов регистра 211 равен «1, на выходе элемента ИЛИ 23i по вл етс  «1 котора  поступает на второй вход (вход сброса) регистра 211 и обнул ет его разр ды.

Таким образом, информаци , записанна  в регистр 211, переписываетс  в регистр 212. Далее эта информаци  аналогичным способом переписываетс  в регистр 21з и т. д. до регистра 21 , если они все свободны. Если последний регистр 21 зан т, на выходе элемента ИЛИ-НЕ присутствует «О и соответственно ключ 22 : закрыт и не пропускает информацию с выходов регистра 21м-I на свои выходы. При освобождении регистра 21м информаци  из регистра 21 1 переписываетс  в регистр 21.

Полоса пропускани  полосового фильтра 16 должна соседствовать с полосой передаваемых частот. Так как импульсна  помеха перекрывает щирокий спектр частот, то, если она возникает и в линии св зи, присутствует она как в полосе передачи информации , так и на выходе полосового фильтра 16. Если величина этой помехи больше порогового уровн , при котором передача информации невозможна, на выходе поро- вого блока 17 по вл етс  «1, котора  через элемент НЕ 20 дает «О на третий вход буферного запоминающего блока 7, который соответствует второму входу ключа 22, и закрывает его, следовательно, информаци  с регистра 21 не поступает на входы параллельно-последовательного преобразовател  8 и далее в канал 9 св зи.

При отсутствии сигнала «1 на выходе порогового блока 17 информаци  из регистра 2IN через параллельно-последовательный преобразователь 8 параллельным кодом поступает в канал 9 св зи. Одновременно с выходов ключа 22,| информаци  поступает на входы первого элемента ИЛИ 10, на выходе которого по вл етс  «1, котора , поступа  на первый вход первого генератора 11, запускает его. Первый генератор 11 начинает вырабатывать импульсы, которые поступают на первый вход счетчика 12, емкость которого определ етс  временем перадачи одной кодовой комбинации. Если счетчик 12 заполн етс , то на его выходе по вл етс  «1, котора  через первый вход второго элемента ИЛИ 13 подает «1 на второй вход (вход сброса) счетчика 12 и обнул ет его, и одновременно «1 поступает на второй вход первого генератора 11, останавлива  его, и на второй вход буферного запоминающего блока 7, соответствующий второму входу (входу сброса) регистра 21 , и обнул ет его. Также при заполнении счетчика 12 обнул етс  и счетчик 15 длительности помехи, получа  «1 на свой первый вход через первый вход третьего элемента ИЛИ 14.

Если помеха по вл етс  во врем  передачи кодовой комбинации, то « с выхода порогового блока 17 через открытый ключ 18 (на его втором управл ющем входе во врем  передачи имеетс  «1) присутствует на входе второго генератора 19, который в это врем  начинает вырабатывать импульсы, поступающие на второй вход счетчика 15 длительности помехи, емкость которого определ етс  минимальной длительностью помехи, способной исказить передаваемую кодовую комбинацию. При заполнении счетчика 15 длительности помехи на его. выходе по вл етс  «1, котора  через второй вход второго элемента ИЛИ 13 обнул ет счетчик 12. Также «1 через второй вход третьего элемен- та ИЛИ 14 поступает и на первый вход счетчика 15 длительности помехи и обнул ет его. При исчезновении помехи на выходе порогового блока 17 по вл етс  «О, который через элемент НЕ 20 открывает ключ 22, и кодова  комбинаци  передаетс  вторично.

Claims (2)

1. Формула изобретени 

   элемент НЕ, выход которого подключен к первому входу буферного запоминающего блока, выходы которого соединены с входами параллельно-последовательного преобразовател , выход которого подключен к каналу св зи, и входами первого элемента ИЛИ, выход которого соединен с управл ющим входом ключа, к сш налыюму входу которого подключен выход порогового-блока и первым входом nepsoix) rei:cp;iiopa. выход которого соединен с сигнальным входом счетчика импульсов, выход которого подключен к первому входу второго ИЛИ, выход которого соединен со c6p(jcoiibiM входом счетчика импульсов, второму входу первого генератора, второму входу буферного запоминающего блока, третий вход которого соединен с выходом блока считывани , и первому входу третьего элемента ИЛИ, второй вход которого соединен с вторым входом второго элемента ИЛИ и выходом счетчика длительности помехи, входы которого соединены с выходами третьего э.чсмснта ИЛИ и второго генератора, к входу коюрого подключен выход ключа.
2. 2. Устройство по п. 1, отличающеес  тем, 1. Устройство дл  передачи дискретной 25 что буферный запоминающий блок содержит

   информации, содержащее последовательно соединенные датчик сигнала, аналого-цифровой преобразователь, блок вычитани , к второму входу которого подключен выход регистра , анализатор сигнала и блок считыварегистры , ключи, элементы ИЛИ и элементы ИЛИ-НЕ, выход которых подключены к управл ющим входам соответствук)П1пх ключей , выходы которых соедипоны с сишаль- ными входами соответствуюп1их регистров

   ни , второй и третий входы которого соеди- 30 и элементов ИЛИ, выходы которых подклюнены соответственно с выходом блока вычитани  и вторым выходом аналого-цифрового преобразовател , третий выход которого подключен к входу регистра, а также канал св зи, отличающеес  тем, что, с целью

   чены к управл ющим входам всех регистров, кроме последнего, а выходы всех регистров, кроме первого, соединен) с сигнальными входами соответствуюп,их к.чючей и элементов ИЛИ-НЕ, ри этом выходь оследнего

   повыщени  помехозащищенности передачи 35 ключа  вл ютс  выходами буферного запобез увеличени  избыточности кода, в негоминающего блока, первым, и третьим

   -введены параллельно-последовательный пре

   образователь, буферный запоминающий

   блок, два генератора, три элемента ИЛИ,

   входами которого  вл ютс  соответственно управл ющий вход послед е -о , л ющий вход последне О регистра сигнальный вход первого регистра, в 1ходы которого подключены к сигнальным входам первого ключа.

   счетчик импульсов, ключ, счетчик длительности помехи и последовательно соединенные полосовой фильтр, пороговый блок и

   элемент НЕ, выход которого подключен к первому входу буферного запоминающего блока, выходы которого соединены с входами параллельно-последовательного преобразовател , выход которого подключен к каналу св зи, и входами первого элемента ИЛИ, выход которого соединен с управл ющим входом ключа, к сш налыюму входу которого подключен выход порогового-блока и первым входом nepsoix) rei:cp;iiopa. выход которого соединен с сигнальным входом счетчика импульсов, выход которого подключен к первому входу второго ИЛИ, выход которого соединен со c6p(jcoiibiM входом счетчика импульсов, второму входу первого генератора, второму входу буферного запоминающего блока, третий вход которого соединен с выходом блока считывани , и первому входу третьего элемента ИЛИ, второй вход которого соединен с вторым входом второго элемента ИЛИ и выходом счетчика длительности помехи, входы которого соединены с выходами третьего э.чсмснта ИЛИ и второго генератора, к входу коюрого подключен выход ключа.

   2. Устройство по п. 1, отличающеес  тем, что буферный запоминающий блок содержит

   регистры, ключи, элементы ИЛИ и элементы ИЛИ-НЕ, выход которых подключены к управл ющим входам соответствук)П1пх ключей , выходы которых соедипоны с сишаль- ными входами соответствуюп1их регистров

   входами которого  вл ютс  соответственно управл ющий вход послед е -о , л ющий вход последне О регистра сигнальный вход первого регистра, в 1ходы которого подключены к сигнальным входам первого ключа.

   1