SU1383428A1 - Устройство дл адаптивного сжати информации - Google Patents

Abstract

Изобретение относитс  к области информационно-измерительной техники и может быть использовано в телеизмерительных системах с сжатием данных. Цель изобретени  - расширение области применени  устройства путем адаптивного управлени  величиной апертуры, что позвол ет использовать устройство в многоканальных телеметрических системах, исключа  неконтролируемую потерю информации. Устройство содержит аналого-цифровой преобразователь 1, хронизатор 2, счетчик 3, блок 4 сравнени , арифметический блок 5, блок 6 буферной пам ти, блок 7 задани  начальных значений, блок 8 управлени  величиной апертуры , блок 9 формировани  апертуры. 2 з.п. ф-лы, 4 ил.

Description

-

(Л

со

00

со

4 ГС

00

Физ,1

Изобретение относитс  к информационно-измерительной технике и может быть использовано в телеизмерительных системах с сжатием данных в случа х, когда требуетс  сокращение избыточной информации.

Цель изобретени  - расширение области применени  устройства за счет возможности адаптивного изменени  величины апертуры .

На фиг. 1 показана функциональна  схема устройства; на фиг. 2 - функциональна  схема блока формировател  апертуры; на фиг. 3 - функциональна  схема блока управлени  апертурой; на фиг. 4 - функциональна  схема арифметического блока.

Устройство (фиг. 1) содержит аналого- цифровой преобразователь (АЦП) 1, хро- низатор 2, счетчик 3, блок 4 сравнени , арифметический блок 5, блок 6 пам ти, блок 7 задани  начальных значений, блок 8 управлени  величиной апертуры и блок 9 формировани  апертуры.

Блок 9 формировани  апертуры (фиг. 2) содержит дешифратор 10, элементы ИЛИ 11 -11/н-г и элементы И 12i- 2tn-iБлок 8 управлени  Е$еличиной апертуры (фиг. 3) содержит сумматор 13, регистры сдвига, элемент ИЛИ 15. li-входо- вый элемент И-НЕ 16, компаратор 17, элементы И 18 и 19 и счетчик 20.

Арифметический блок 5 (фиг. 4) содержит сумматоры 21 и 22, регистры 23 и 24 сдвига, умножитель 25 на «-1, сумматор 26.

Устройство работает следующим образом .

Входной сигнал f(t) поступает на вход АЦП 1, с выхода которого с частотой дискретизации отсчеты сигнала в виде т-разр дного цифрового кода поступают на информационный вход арифметического блока 5.

Одновременно тактовые импульсы от хронизатора 2 поступают на счетный вход счетчика 3 и на входы управлени  блока 4 сравнени , арифметического блока 5, блока 6 буферной пам ти и блока 8 управлени  величиной апертуры. При реализации в арифметическом блоке алгоритма адаптивной выборки по методу экстрапол ции первого пор дка вычисл етс  конечна  разность второго пор дка 2f(U)f(tc-i)-2.i(tt)+f(tc.i).

Такую операцию арифметический блок 5 выполн ет дл  каждого отсчета в конве- ерном режиме.

В конвейерной схеме происходит одновременна  запись отсчетов в регистры 23 и 24 и суммирование предыдущих отсчетов, записанных в этих регистрах, сумматорами 26,21 и 22. С выхода сумматора 22 код конечной разности второго пор дка поступает на вход блока 4 сравнени . Последний может быть выполнен, в виде последовательно соединенных т-входового элемента ИЛИ и регистра сдвиг а, который компенсирует задержку информации, возникающую из-за конечного времени формировани  первой конечной разности в арифметическом блоке 5.

В первый разр д регистра сдвига блока сравнени  перед началом работы устройства записываетс  «1, в остальные «О

дл  того, чтобы первый отсчет сигнала был определен как существенный и считан. Кроме того, в блок 7 начальных значений заноситс  значение опорного математического ожидани  интервала между последовательными существенными отсчетами То,

5 умноженного на п, где п - объем выборки, по которой проводитс  определение математического ожидани . Блок 7 начальных значений может быть выполнен на т-раз- р дном регистре.

Q Код значени  То п поступает на второй управл ющий вход компаратора 17 - второй управл ющий вход блока 8 управлени  ве 1ичиной апертуры, на первый вход которого со счетчика 3 поступает текущее значение кода интервала между последователь ными существенными выборками 1. Эти значени  суммируютс  в сумматоре 13. Одновременно с записью первого отсчета в последний первый отсчет записываетс  в первый регистр 14 сдвига. Управл ющие

0 входы последовательно соединенных регистров сдвига соединены и  вл ютс  т1рав- л ющим входом блока.

При поступлении n-fj-ro, где j l,2..., отсчета на вход сумматора 13 j-й отсчет подаетс  на его вычитающий вход и на вы5 ходе сумматора 13 сформируетс  код суммы текущих значений Ti, который передаетс  на первый вход компаратора 17. Таким образом , на выходе сумматора 13 формируетс  величина, пропорциональна  скольз щему среднему Т, определенному по выборке объемом п.

Если , сигнал логической «1 с выхода компаратора «меньще подаетс  на второй вход первого элемента И 18, на первый вход которого поступает сигнал с

5 выхода 1(-входового элемента И-НЕ 16. ,С выхода последнего поступает сигнал логической «1 на счетный пр мой вход счетчика с двум  входами и значени  счетчика 20 увеличиваютс  на «1. С выхода элемента И-НЕ 16 сигнал «О по вл етс 

0 лищь в том случае, если в 1 -младших разр дах кода на выходе счетчика 20 присутствует «1. Тогда при по влении на первом выходе компаратора 17 («меньше логической «1) состо ние счетчика 20 не измен г етс . Величина t( выбираетс  исход  из допустимой максимальной апертуры.

j +n

Если Д.. , сигнал логической «1 с выхода компаратора «больше попадает

на первый вход второго элемента И 19, на второй вход которого поступает сигнал с т-входового элемента ИЛИ 15, с выхода последнего, сигнал логического «О по вл етс  лишь в том случае, если все разр ды выходного кода счетчика с двум  входами «О. С выхода второго элемента И 19 сигнал логической «1 поступает на реверсивный вход счетчика 20 и выходной его

код уменьшаетс  на «1, т.е. апертура ав- ..л дом блока управлени  величиной апертутоматически устанавливаетс  такой, что математическое ожидание интервала времени между существенными отсчетами равно наперед заданному в блоке начальных значений . Двоичный код величины апертуры

ры, выход которого соединен с управл ющим входом блока формировани  апертуры и  вл етс  третьим выходом устройства, второй выход арифметического блока соединен с информационными входами блока

х,-

с выхода блока 8 управлени  величиной 15 формировани  апертуры, выходы которого апертуры поступает на управл ющий вход блока 9 формировани  апертуры.

Дешифратор 10 с элементами ИЛИ 11 формирует на выходах логические функции:

fl, (.0, ).

Эти сигналы поступают на первые входы элементов И 12, на вторые входы которых поступают сигналы с второго выхода арифметического блока 5. В результате v элементов И 12, соответствующие младшим разр дам, запираютс , тем самым, регулируетс  величина апертуры. В результате в блоке 4 сравнени  условие Л f(ti 0 выполн етс  ив том случае, если в младших разр дах присутствуют «1.

Claims (3)

1. Устройство дл  адаптивного сжати  информации, содержащее аналого-цифровой преобразователь, информационный вход которого  вл етс  входом устройства, хро- низатор, выход которого соединен с первым управл ющим входом блока пам ти и управл ющими входами блока сравнени , счетчика , арифметического блока и аналого- цифрового преобразовател , выход которого соединен -с информационным входом арифметического блока, первый выход которого соединен с информационным входом блока пам ти, выход которого  вл етс  первым выходом устройства, выход блока сравнени  соединен с вторым управл ющим входом блока пам ти и счетным входом счетчика, выход которого  вл етс  вторым выходом устройства, отличающеес  тем, что, с целью расширени  области применени  устройства за счет адаптивного изсоединены с информационным входом блока сравнени .

2.Устройство по п. 1, отличающеес  тем, что блок формировани  апертуры выполнен

20 на дешифраторе, элементах ИЛИ и элементах И, первый выход дешифратора соединен с первыми входами первых элементов И и ИЛИ, второй ш-й выход дешифратора соединен с вторыми входами соответственно первого - (m-l)-ro элементов ИЛИ, выходы которых соединены с первыми входами соответственно второго (m-l)-ro элементов ИЛИ и И, вход дешифратора, вторые входы элементов И и выходы элементов И  вл ютс  соответственно управл ю30 щим входом, информационными входами и выходами блока.

3.Устройство по п. 1, отличающеес  тем, что блок управлени  величиной апертуры выполнен на п последовательно соединенных регистрах сдвига, сумматоре, компара35 торе, счетчике, элементах И, ш-входовом элементе ИЛИ и . k-входовом элементе И-НЕ (), суммирующий вход сумматора и информационный вход первого регистра сдвига объединены и  вл ютс  информационным входом блока, выход п-го регистра сдвига соединен с вычитающим входом сумматора, выход которого соединен с первым входом компаратора, первый и второй выходы которого соединены с первыми входами соответствующих элементов

45 И, выходы которых соединены соответственно с суммирующим и вычитающим входами счетчика, k выходов которого соединены с одноименными входами элемента ИЛИ и элемента И-НЕ, выход которого соединен с вторым входом первого элемента И, (т-k выходов счетчика соединены с одноименными входами элемента ИЛИ, выход которого соединен с вторым входом второго элемента И, управл ющие входы регистров сдвига, сумматора и счетчика объединены и  вл ютс  первым управл ющим входом блока, второй вход компаратора и m выходов счетчика  вл ютс  соответственно вторым управл ющим йходо.м и выходами блока .

40

50

55

менени  величины апертуры, в него введены блок формировани  апертуры, блок управлени  величиной апертуры и блок задани  начальных значений, выход которого соединен с первым информационным входом блока управлени  величиной апертуры, управл ющий вход которого подключен к выходу блока сравнени , выход счетчика соединен с вторым информационным вхоры , выход которого соединен с управл ющим входом блока формировани  апертуры и  вл етс  третьим выходом устройства, второй выход арифметического блока соединен с информационными входами блока

формировани  апертуры, выходы которого

5 формировани  апертуры, выходы которого

соединены с информационным входом блока сравнени .

2.Устройство по п. 1, отличающеес  тем, что блок формировани  апертуры выполнен

0 на дешифраторе, элементах ИЛИ и элементах И, первый выход дешифратора соединен с первыми входами первых элементов И и ИЛИ, второй ш-й выход дешифратора соединен с вторыми входами соответственно первого - (m-l)-ro элементов ИЛИ, выходы которых соединены с первыми входами соответственно второго (m-l)-ro элементов ИЛИ и И, вход дешифратора, вторые входы элементов И и выходы элементов И  вл ютс  соответственно управл ю0 щим входом, информационными входами и выходами блока.

3.Устройство по п. 1, отличающеес  тем, что блок управлени  величиной апертуры выполнен на п последовательно соединенных регистрах сдвига, сумматоре, компара5 торе, счетчике, элементах И, ш-входовом элементе ИЛИ и . k-входовом элементе И-НЕ (), суммирующий вход сумматора и информационный вход первого регистра сдвига объединены и  вл ютс  информационным входом блока, выход п-го регистра сдвига соединен с вычитающим входом сумматора, выход которого соединен с первым входом компаратора, первый и второй выходы которого соединены с первыми входами соответствующих элементов

5 И, выходы которых соединены соответственно с суммирующим и вычитающим входами счетчика, k выходов которого соединены с одноименными входами элемента ИЛИ и элемента И-НЕ, выход которого соединен с вторым входом первого элемента И, (т-k выходов счетчика соединены с одноименными входами элемента ИЛИ, выход которого соединен с вторым входом второго элемента И, управл ющие входы регистров сдвига, сумматора и счетчика объединены и  вл ютс  первым управл ющим входом блока, второй вход компаратора и m выходов счетчика  вл ютс  соответственно вторым управл ющим йходо.м и выходами блока .

0

0

5

J

-II

Й

1

Тупр.ёх.

/77

2 упр. вх

Вш.