SU1536513A1

SU1536513A1 - Устройство дл контрол качества канала св зи с частотной манипул цией

Info

Publication number: SU1536513A1
Application number: SU884414699A
Authority: SU
Inventors: Валерий Евгеньевич Гузеев; Дмитрий Викторович Цирлин; Олег Валентинович Головин
Original assignee: Московский Электротехнический Институт Связи
Priority date: 1988-04-25
Filing date: 1988-04-25
Publication date: 1990-01-15

Abstract

Изобретение относитс к радиосв зи. Цель изобретени - повышение точности и оперативности контрол . Устройство содержит модул тор 1, усилитель-ограничитель 2, элемент запрета 3, формирователь 4 импульсов, элемент задержки 5, счетчик 6, делитель 7 частоты, опорный генератор 8 и вычислитель 9, состо щий из функционального преобразовател 10, блока регистров 11, сумматора 12 и блока делени 13. Аддитивна смесь полезного частотно-манипулированного сигнала и помех поступает на усилитель-ограничитель 2 и далее на модул тор 1. Затем по фронтам полученной импульсной последовательности формирователь 4 формирует короткие импульсы, используемые дл управлени элементом запрета 3, вычислителем 9 и счетчиком 6. Подсчитанное счетчиком 6 число поступает на вычислитель 9. Он формирует последовательность чисел, пропорциональных степени искажени периода разманипулированного сигнала вследствие действи в канале св зи различных помех. Эти числа представлены в двоичном коде и отражают процесс изменени качества контролируемого канала св зи. 1 ил.

Description

Изобретение относится к радиосвязи, в частности к устройствам контроля каналов связи с частотной манипуляцией. 5

Цель изобретения - повышение точности и оперативности контроля.

На чертеже представлена электрическая структурная схема устройства для контроля качества канала связи jq с частотной манипуляцией.

Устройство для контроля качества 'канала связи с частотной манипуляцией содержит модулятор 1, усилительограничитель 2, элемент 3 запрета, формирователь 4 импульсов, элемент 5. задержки, счетчик 6, делитель 7 частоты, опорный генератор 8, вычислитель 9, включающий функциональный преобразователь 10, блок регистров 11,20 сумматор 12 и блок 13 деления.

Устройство для контроля качества канала связи с частотной манипуляцией работает следующим образом. ’ 25

Аддитивная смесь полезного частотно~манипулированного сигнала и помех с выхода линейного тракта радиоприемного устройства (на черт, не пока- _Зд зано) поступает на вход усилителя-ограничителя 2, где усиливается и .предельно ограничивается. Последовательность прямоугольных импульсов (fp) с выхода усилителя-ограничителя 2 поступает на второй вход модулятора 1, на первый вход которого подается последовательность импульсов с выхода опорного генератора 8 с частотой (f_Q), равной средней частоте между частотами нажатия и отжатия принимаемого ЧМ-сигнала. При отсутствии помех в канале связи на выходе модулятора 1 образуется разманипулированный сигнал с постоянной частотой, равной половине частоты сдвига сигнала. Если же в полосе пропускания радиоприемного устройства появляется интенсивная помеха, то на выходе усилителя-ограничителя 2 возникают биения, что приводит к изменению частоты результирующего сигнала на выходе усилителя-ограничителя 2 и, следовательно, и частоты последовательности импульсов на выходе модулятора 1, причем она будет изменяться во времени.

Модулятор 1 выполнен на D-триггере и работает следующим образом.

На D- и С-входы триггера подаются последовательности прямоугольных импульсов с частотами fp и f₀ соотвественно. Если скважность этих последовательностей равна 2 (меандр), а их частоты отличаются менее, чем в 2 раза (что всегда выполняется для узкополосных систем), то на выходе триггера образуется последовательность прямоугольных импульсов, близкая к меандру, с частотой Af = (fp - f₀!, т.е. разманипулированный сигнал. Достоинством используемого модулятора 1 является отсутствие на его выходе составляющих с частотами fp и f₀, а также составляющих суммарных частот. Импульсная последовательность с выхода модулятора 1 поступает в формирователь импульсов 4, который по ее фронтам формирует короткие импульсы, используемые для управления элементом 3 запрета, кратковременно отключающего делитель 7 от входа счетчика 6 в целях обеспечения надежного считывания информации с его выхода, и вычислителем 9, а также после задержки их элементом 5 задержки для обнуления счетчика 6, подсчитывающего в интервале между следующими с выхода формирователя 4 импульсов короткими импульсами число периодов счетной последовательности f_сЧ , формируемой из сигнала опорного генератора 8 с помощью делителя 7. Полученное на выходе счетчика 6 число и*, пропорциональное длитель.ности i-го периода разманипулированного модулятором 1 принимаемого сигнала и представленное в двоичном позиционном коде, считывается в функциональный преобразователь 10 вычислителя 9, где из него вычитается число п₀, соответствующее длительности неискаженного периода /Af _э, и определяется абсолютное .значение этой разности. Полученные в результате такого преобразования числа по сигналам с формирователя импульсов 4 последовательно записываются в регистры блока регистров 11 и по окончании каждого цикла измерения продвигаются в нем. При этом га последовательно взятых чисел η_χ, η _K+1 ,. о .η _{к +} складываются в сумматоре 12, а результат суммирования делится на га в блоке 13 деления. 'Последовательность снимаемых с выхода блока 13 деления чисел S_K = k+m ^e — Σ- Iη; -η I ,пропорциональных ^Ш i «гК степени искажения периода разманипулированного сигнала вследствие действия в канале связи различных помех и представленных в двоичном коде, отражают процесс изменения качества контролируемого канала связи.

Claims

Формула изобретения

Устройство для контроля качества канала связи с частотной манипуляцией, содержащее вычислитель, выход которого является выходом устройства, последовательно соединенные опорный генератор и модулятор, о тличающееся тем, что, с целью повышения точности и оперативности контроля, введены усилительограничитель , вход которого является входом устройства, а выход соединен с вторым входом модулятора, последовательно соединенные делитель частоты, элемент запрета, счетчик, выход которого соединен с первым входом вычислителя, выполненного в виде последовательно соединенного функционального преобразователя,вход которого является первым входом вычислителя, блок регистров, второй вход которого является вторым входом вычислителя, сумматор и блок деления, выход которого является выходом вычислителя, и последовательно соединенные формирователь импульсов, вход которого соединен с выходом модулятора, а выход соединен с управ20 ляющим входом элемента запрета и вторым входом вычислителя, и элемент задержки, выход которого соединен с входом обнуления счетчика.