SU1099404A1 - Устройство дл измерени отношени сигнал/шум - Google Patents

Abstract

1. УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ ОТНОШЕНИЯ СИГНАЛ/Шта, содержащее последовательно соединенные блок управлени  и измеритель длительности сигнала, второй вход которого соединен с BtopbiM выходом блока управлени  , а третий вход  вл етс  входом устройства, отличающеес  тем, что, с целью повышени  точности, в него введены блок вычислени  искажений сигнала по длительности, усреднитель, функциональный преобразователь и элемент И, при этом первый , второй, третий и четвертый входы и первьй выход блока вычислени  искажений сигнала соединены соответственно с первым, вторым, третьим и четвертым выходами измерител  длительности сигнала и информационным входом усреднител , выход и управл ющий вход которого соединены соответственно с входом функционального преобразовател  и выходом элемента И, первый и второй входы которого соединены соответствейно с вторым выходом блока вычислейи  13 Ifefejtisiii 1йп;л искажений сигнала по длительности и третьим выходом блока управлени , причем выход функционального преобразовател  и третий выход блока вычислени  искажений сигнала по длительности  вл етс  соответственно первым и вторым выходами устройства. 2. Устройство по П.1, отличающеес , тем, что блок вычислени  искажений сигнала по длительности состоит из последовательно соединенных первого блока пам ти, вычитател , коммутатора и элемента пам ти, компаратора, инвертора, а также из последовательно соединенных счетчика, первого элeмeнтV ИЖ и g элемента И, выход и второй вход (Л которого соединены соответственно с управл ющим входом коммутатора и выходом компаратора, первый вход которого соединен с выходом второго блока пам ти, а второй выход счетчика через второй элемент ШИ соеD О UD 4 О |i динен с входом инвертора, выход которого  вл етс  вторым выходом блока вычислени  искажений сигнала по длительности, при этом вторые входы вычитател , коммутатора и компаратора объединены и  вл ютс  первым входом блока вычислени  искажений сигнала по длительности, вторым, третьим и четвертым входами которого  вл ютс  соответственно первый и второй входы счетчика и второй вход элемента пам ти, выход которого, а также третий выход счетчика соответственно  вл ютс  первым и третьим выходами блока вычислени  искажений сигнала по длительности.

Description

Изобретение относитс  к технике радиосв зи и может использоватьс  дл  контрол  телеграфных каналов св зи в автоматизированных системах передачи дискретной информации, в устройствах разнесенного приема сигналов при вычислении весовых коэффициентов и другой приемной аппаратуре .

Известно устройство дл  измерени отношени  сигнал/помеха, содержащее задающий генератор, блок интегрировани , счетчик заполн ющих импульсов , накопитель действующей помехи, блок определени  пол рности посылки вычислительный блок индикатор СП

Однако устройство имеет низкую точность из-за наличи  в них схем синхронизации, эффективность работы которых существенно снижаетс  при малых отношени х сигнал/шум.

Наиболее близким техническим pieшением к изобретению  вл етс  устройство дл  измерени  отношени  сигнал/шум, содержащее последовательно соединенные блок управлени  и измеритель длительности сигнала, второй вход которого соединен с вторым выходом блока управлени , а третий вход  вл етс  входом устройства С 2.

Однако известное устройство имее низкую точность.

Цель изобретени  - повьш1ение точности .

Поставленна  цель достигаетс  тем, что в устройство дл  измерени  отношени  сигнал/шум, содержащее последовательно соединенные ..блок управлени  и измеритель длительности сигнала, второй вход которого соединен с вторым выходом блока управлени , а третий вход  вл етс  входо устройства, введены блок вычислени  Iискажений сигнала по длительности, усреднитель, функциональный преобразователь и элемент И, при этом первый, второй и третий и четвертый входы и первый выход блока вычислени  искажений сигнала соединены соответственно с первым, вторым, третьим и четвертым выходами измерител  длительности сигнала и информационным входом усреднител , выход и управл ющий вход которого соединены соответственно с входом функхцюнального преобразовател  и выходом элемента И, первый и второй входы

которого соединены соответственно с вторым выходом блока вычислени  искажений сигнала по длительности и третьим выходом блока управлени , причем выход функционального преобразовател  и третий выход блока вычислени  искажений сигнала По длительности  вл ютс  соответственно первым и вторым выходами устройства

При этом блок вычислени  искажений сигнала по длительности состоит из последовательно соединенных первого блока пам ти, вычитател ,коммутатора и элемента пам ти компаратора , инвертора, а также из последовательно соединенных счетчика, первого элемента ИЛИ и элемента И, выход и второй вход которого соединены соответственно с управл ющим входом коммутатора и выходом компаратора , первьй вход которого соединен с выходом второго блока пам ти а второй выход счетчика второй элемент ИЛИ соединен со входом инвертора ,вькод которого  вл етс  вторым выходом блока вычислени ,искажений сигнала по длительности,при этом вторые входы вычитател , коммутатора и компаратора объединены и  вл ютс  первым входом блока вычислени  искажений сигнала по длительности , вторым, третьим и четвертю входами которого  вл ютс  соответственно первый и второй входы счетчика и второй вход элемента пам ти выход которого, а также третий выход счетчика  вл ютс  соответственно первым и третьим выходами блока вы числени  искажений сигнала по длительности .

На чертеже представлена структурна  электрическа  схема предлагаемого устройства.

Устройство дл  измерени  отношени  сигнал/шум содержит измеритель 1 длительности сигнала, состо щий из счетчика 2, регистра 3 сдвига и первого и второго сумматоров по модулю два 4 и 5 соответственно, блок 6 вычислени  искажений Сигнала по ;шительности , состо щий из первого блока 7 пам ти, вычитател  8,коммутатора 9, элемента tO пам ти, счетчика 11, первого и второго элементов ИЛИ 12, 13 соответственно, инвертора 14, компаратора 15, второг блока 16 пам ти и элe feнтa И 17, усреднитель 18, элемент И 19, функциднальный преобразователь 20 и блок 21 управлени , состо щий из генератора 22 импульсов и делител  23 частоты. Устройство работает следующим образом. Телеграфньй сигнал в виде случай ного потока единиц и нулей, искаженных воздействием шумов в ка .нале св зи, поступает на вход измерител  длительности сигнала 1. При каждом изменении знака входного сигнала с помощью регистра 3 сдвига InepBoro и второго сумматоров по мо:дулю два 4 и 5, подключенных к соот ветствующим выходам регистра 3 сдви га, формируетс  два импульса,сдвину тых во времени относительно друг друга, причем сперва формируетс  им пульс записи, который подаетс  на элемент 10 пам ти блока 6, затем им пульс сброса - на соответствующие входы счетчиков 2 и 11. В то же врем  на счетный вход счетчика 2 с первого выхода делител  23 блока 21 управлени  подаютс  импульсы с частотой f , соответствующей скорости передачи дискретных сигналов и точности измерени  длительности принимаемого сигнала. Полный объем счетчика 2 соответствует длительности неискаженного элемента телеграфноTg f , .Если го сигнала Т. и ug , равен п длительность непрерывного отрезка входного телеграфного сигнала одног знака Т больше Т, то с выхода счет чика 2 после каждого его полного цикла счета подаетс  импульс на вхо счетчика 11 блока 6. При достижении счетчиком 11 определенного наперед заданного числа он самоблокируетс  и В14дает выходной сигнал на выход устройства о том, что канал св зи поражен мощной узкополосной помехой создающей на входе устройства непре рьшное нажатие или отжатие. В таком состо нии счетчик 11 остаетс  до поступлени  очередного импульса сброса. В то же врем  с выхода счет чика 2 остаток m от делени  Т на Тд подаетс  на входы вычитател  8, кон паратора 9 и компаратора 15. На второй вход вычитател  8 nocrjmaer с первого блока 7 пам ти посто нное число п, из которого вычитаетс  т.С выхода вычитател  8 разность n-m поступает на второй вход коммутатора 9. На второй вход компаратора 15 поступает посто нное число п/2 с выхода второго блока 16 пам ти. Компаратор 15 вьщает логическую 1 котора  подаетс  на элемент И 17. На второй вход элемент . та И 17 поступает сигнал с выхода первого элемента ИЛИ 12, входы которого подключены к выходам счетчика 11. Если длительность непрерывного отрезка телеграфного сигнала одного знака Т больше Т(,, то на выходе первого элемента ИЛИ 12 будет 1, в противном случае О. То есть с выхода элемента И 17 на управл ющий вход коммутатора 9 приходит логическа  единица, если mi-j . При этом коммутатор 9 подключает выход счетчика 2 к входу элемента 10 пам ти. При поступлении на управл ющий вход коммутатора 9 логического О - к входу элемента 10 пам ти подключаетс  выход вычитател  8. Элемент 10 пам ти обеспечивает хранение результата вычислени  искажени  длительности элемента сигнала до поступлени  следующего импульса записи. Результаты измерени  с выхода элемента 10 пам ти поступают на усреднитель 18, работающий от тактовых импульсов частотой 2 , (2 4 К 4 п), подаваемых с второго выхода делител  23 через элемент И 19, на второй вход которого подаетс  логический сигнал управлени  с выхода второго элемента ИЛИ 13 через инвертор 14, второй элемент ИЛИ 13 подключен к всем выходам счетчика 11 за исключением первого разр да и вьщает на своем выходе логическую 1 при числе записанном в счетчике 11 больше единицы. Работа усреднител  в таком режиме обеспечивает минимизацию дисперсии оценки среднего значени  модул  временных искажений при том же объеме выборки. Далее по средним значени м временных искажений функциональный преобразователь 20 однозначно определ ет средние значени  отношений сигнал/шум. Значени  отношений сигнал/шум соответствующие средним значени м модулей временных искажений, записьшаемых в функциональный преобразователь 20, определ ютс  аналитически и уточн ютс  опытным путем. Работа делител  23 частоты в блоке 21 управлени  определ етс  генератором 22 импульсов, импульсы с выхода которого кроме того, подаютс  управл ющий вход регистра 3 сдвига.

Задержка импульса сброса относительно импульса записи: формируемых первым и вторым сумматорами по модул р два 4 и 5 должна быть согласована с быстродействием блока 6 и обеспечивать своевременную запись результатов вычислени  этим блоком в элемент пам ти 10.

Использование предлагаемого, устройства в автоматизированных системах передачи информации дл  контрол  зан тых телеграфных каналов св зи,в устройствах разнесенного приема сигналов дл  вычислени  весовых коэффициентов , а также других устройствах измерени  отношени  сигнал/шум и контрол  дискретных сигналов позвол ет повысить точность и оперативность этих операций.

li.

rf

Claims (2)

1. УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ ОТНОШЕНИЯ СИГНАЛ/ШУМ, содержащее последовательно соединенные блок управления и измеритель длительности сигнала, второй вход которого соединен с вторым выходом блока управления , а третий вход является входом устройства, отличающееся тем, что, с целью повышения точности, в него введены блок вычисления искажений сигнала по длительности, усреднитель, функциональный преобразователь и элемент И, при этом первый, второй, третий и четвертый входы и первый выход блока вычисления искажений сигнала соединены соответственно с первьгм, вторым, третьим и четвертым выходами измерителя длительности сигнала и информационным входом усреднителя, выход и управляющий вход которого соединены соответственно с входом функционального преобразователя и выходом элемента И, первый и второй входы которого соединены соответственно с вторым выходом блока вычисления искажений сигнала по длительности и третьим выходом блока управления, причем выход функционального преобразователя и третий выход блока вычисления искажений сигнала по длительности является соответственно первым и вторым выходами устройства.

2. Устройство по п.1, отличающееся. тем, что блок вычисления искажений сигнала по длительности состоит из последовательно соединенных первого блока памяти, вычитателя, коммутатора и элемента памяти, компаратора, инвертора, а также из последовательно соединенных счетчика, первого элемент^ ИЛИ и элемента И, выход и второй вход которого соединены соответственно с управляющим входом коммутатора и выходом компаратора, первый вход которого соединен с выходом второго блока памяти, а второй выход счетчика через второй элемент ИЛИ соединен с входом инвертора, выход которого является вторым выходом блока вычисления искажений сигнала по длительности, при этом вторые входы вычитателя, коммутатора и компаратора объединены и являются первым входом блока вычисления искажений сигнала по длительности, вторым, третьим и четвертым входами которого являются соответственно первый и второй входы счетчика и второй вход элемента памяти, выход которого, а также третий выход счетчика соответственно являются первым и третьим выходами блока вычисления искажений 'сигнала по длительности.

>