SU1328940A1 - Стереоприемник частотномодулированных сигналов - Google Patents

Abstract

Изобретение относитс  к радиотехнике и св зи. Цель изобретени  - повышение качества воспроизводимых сигналов. Стереоприемник содержит высокочастотный блок 1, частотный детектор 2, состо щий из измерител  3 периода, блока управлени  4 и блока иг.1 посто нной пам ти 5, стереодекодер 6, состо щий из блока вьщелени  поднесу- щей частоты (БВПЧ) 7, стереодетекто- ра 8, блока стереоавтоматики (БОА) 9 и фильтров 10 и 11 нижних частот, а также переменньй резистор 12 и усилители 13 и 14 низкой частоты правого и левого каналов. Цель достигаетс  выполнением частотного детектора 2, на выходе которого формируютс  коды амплитуд комплексного стереофонического сигнала, и введением переменного резистора 12, обеспечивающего установку глубины стереоэффекта при воспроизведении и величину переходного затухани  между каналами, Стереоприемник по пп. 2-6 ф-лы.отличаетс  выполнением измерител  3, блока управ- шени  4, БВПЧ 7, стереодетектора 8 и БОА 9. 5 з.п. ф-лы, 5 ил. а S (Л

Description

. 1328940 .Изобретение относитс  к радиотехнике и св зи и может быть использовано в радиовещательной приемной стереофонической аппаратуре с пол рной модул цией.

Цель изобретени  - повышение качества воспроизводимых сигналов.

На фиг. 1 приведена структурна  электрическа  схема стереоприемника частотно-модулированных сигналов; на фиг. 2 - .структурна  электрическа  схема частотного детектора; на фиг.З структурна  электрическа  схема блок выделени  поднесущей частоты; на фиг. 4 - структурна  электрическа  схема стереодетектора; на фиг, 5 - структурна  электрическа  схема блока стереоавт.оматики,.

Предлагаемый стереоприемник содер- 20 ЧМ-сигнал ка промежуточной частоте

жит высокочастотный блок 1, частотный детектор 2, состо щий из измерител  3 периода, блока 4 управлени  и блока 5 посто нной пам ти, стереодекодер 6, состо щий из блока 7 выде- 25 выходе формировател  15 формируютс 

лени  поднесущей частоты, стереодетектора 8, блока 9 стереоавтоматики и первого 10 и второго 11 фильтров нижних частот, переменньш резистор 12,

короткие пр моугольные импульсы из положительных (отрицательных) полуволн входного ЧМ-сигнала, период следовани  которых определ етс  частотой усилител  13 и 14 низкой частоты пра- gg входного сигнала, которые поступают во.го и левого каналов.на счетный вход триггера 16. Последний формирует пр моугольные, импульсы длительностью, равной периоду входного сигнала. Пр моугольные импульсы

Измеритель 3 периода содержит формирователь 15 импульсов, триггер 16, первую и вторую цепь, калсда  из кот.о- рых состоит из элемента И-НЕ 17, счетчика 18 и элемента И 19, элемент ИЛИ 20 и генератор 21 импульсов. Блок 4 управлени  содерлсит первую и вторую цепи, кажда  из которых состоит из формировател  22 импульсов, первого 23 и второго 24 блоков задержки и элемента ИЛИ 25.

Блок 7 выделени  поднесущей частоты содержит регистр 26 сдвига, блок 27 сравнени , первьй 28 и второй 29 регистры И первый 30 и второй 31 элементы И.

Стереодетектор 8 содержит первый 32 и второй 33 регистры и первый 34 и второй 35 цифроаналоговые преобразователи . Блок 9 стереоавтоматики содержит делитель 36 частоты, формирователь 37 импульсов, блок 38 задержки, первый 39, второй 40 и третий 41 триг геры, первый 42 и второй 43 элементы И-НЕ, счетчик 44, блок 45 сравнени , блок 46 пам ти, индикатор Стерео 47, индикатор Моно 48, первый 49 и .второй 50 элементы 2И-ИЛИ.

35

40

45

50

55

положительной пол рности с пр мого и инверсного выходов триггера 16 поочередно поступают на входы элементов 17., формирователей 22 блока 4 и на вторые входы элементов И 19. Элементы И--НЕ 17 под действием пр моугольных импульсов поочередно пропускают на входы счетчиков 18 импульсы отсчетной частоты с генератора 21. Двоичные коды, соответствующие числу прошедших через элементы И-НЕ 17 импульсов с выходов групп элементов И 19, поочередно считываютс  пр мо- угольными импульсами с инверсного и пр мого вькодов триггера 16 соответственно и через элемент ИЛИ 20 поступают на адресный вход блока 5.

Формирователи 22 в блоке 4 управлени  вырабатывают импульсы по передним перепа,цам напр жени  пр моуголь-- ных импульсов с выхода триггера 16, которые далее задерживаютс  первы- ми 23 и вторыми 24 блоками.

После каждого считывани  кодов с выхода измерител  3 с задержкой, оп

Устройство работает следующим образом .

До начала работы в блок 5 частотного детектора 2 быть записа-

на двоична  информаци  в виде чисеЛз

соответствующих значени м выходного

напр жени  частотного детектора.

В  чейки посто нной пам ти необходимо

записать М-разр дные двоичные числа, определ ющие крутизну дискриминационной характеристики и диапазон измер емых частот частотного детектора 2, Входной сигнал после усилени  и

преобразовани  по частоте путем гете- родинировани  в высокочастотном блоке 1 Поступает на вход измерител  3 частотного детектора 2.

В частотном детекторе 2 входной

поступает на вход измерител  3 периода и на вход формировател  15, например триггера Шмитта, выполн ющего функции .ограничител  амплитуды. На

5

0

5

0

5

положительной пол рности с пр мого и инверсного выходов триггера 16 поочередно поступают на входы элементов 17., формирователей 22 блока 4 и на вторые входы элементов И 19. Элементы И--НЕ 17 под действием пр моугольных импульсов поочередно пропускают на входы счетчиков 18 импульсы отсчетной частоты с генератора 21. Двоичные коды, соответствующие числу прошедших через элементы И-НЕ 17 импульсов с выходов групп элементов И 19, поочередно считываютс  пр мо- угольными импульсами с инверсного и пр мого вькодов триггера 16 соответственно и через элемент ИЛИ 20 поступают на адресный вход блока 5.

Формирователи 22 в блоке 4 управлени  вырабатывают импульсы по передним перепа,цам напр жени  пр моуголь-- ных импульсов с выхода триггера 16, которые далее задерживаютс  первы- ми 23 и вторыми 24 блоками.

После каждого считывани  кодов с выхода измерител  3 с задержкой, определ емой быстродействием считывани  кодов из  чеек посто нной пам ти блока 55 на информационные входы регистра 26 поступают М-разр дные коды амплитуды выходного сигнала, причем коды определ ют номера  чеек посто нной пам ти блока 5, из которых считываютс  коды числовых значений выходного напр жени . После каждого считывани  кодов с выходов блока 5 с задержкой , определ емой первыми блоками 23 блока АЗ осуществл етс  запись кодов в регистр 26 блока 7 стереодекодера 6 и их сдвиг дл  запоминани  им- g моментам времени, когда через регистр пульсами с выхода элемента ИЛИ 25 бло- 26 проход т коды экстремального знака 4. После каждого считывани  кодов блоками 23 и 24 осуществл етс  установка счетчиков 18 в исходное состо чени . При этом на выходе первого элемента И 30 вырабатываютс  импульсы при прохождении максимального значени  кодов, а на выходе второго элемента И 31 вырабатываютс  импульсы при прохождении минимального значени  кода N по регистру 26.

ние, так что информаци  коДов на входе и выходе блока 5 дейс-твителыга на интервале от момента по влени  коротких импульсов на выходах фop fflpoвa- телей 22 до момента по влени  импульсов на выходах вторых блоков 24 блока 4. .

Каждому моменту считывани  информации соответствует числовое значение кода, формируемое частотным де тектором 2 и соответствующее проде- тектированному входному ЧМ-сигналу. Таким образом, на выходе часто гного детектора 2 формируютс  коды амплитуд комплексного стереофонического сигнала (КСС). При этом количество вы-- борок амплитуд детектируемого сигнала на интервале периода поднесущей частоты определ етс  значением про- мезкуточной частоты, на величину которой рассчитаны значени  кодов перед записью их в  чейки блока 5 посто нной пам ти, и значением частоты генератора 21 .. I

В блоке вьщелени  поднесущей Мразр дные коды продвигаютс  по регистру 26 импульсами с выхода элемента ИЛИ 25 и поочередно по вл ютс  на выходах с задержкой на один период управл ющих: импульсов. Незадержанные с первого выхода и задержанные на один период с второго выхода регистра 26 К старших разр дов (К М) кодов поступают на входы блока 24, который формирует на своих выходах им20

30

чени . При этом на выходе первого элемента И 30 вырабатываютс  импульсы при прохождении максимального значени  кодов, а на выходе второго элемента И 31 вырабатываютс  импульсы при прохождении минимального значени  кода N по регистру 26.

С учетом того, что максимальные и 25 минимальные ЧИСЛОВЕ Ш значени  кодов на выходе частотного детектора 2 по вл ютс  периодически в соответствии с частотой поднесущей во входном КСС, импульсы на выходах первого 30 и второго 31 элементов И блока формируютс  со средним темпом 31, 25 кГц и строго совпадают по фазе с поднесущей частотой. Следовательно, на выходах блока 7 формируютс  управл ющие импульсы дл  временного разделени  пол рно-модулированного стереосигнала на два низкочастотных сигнала.

Учитыва  задержки сигналов в элементах блока 7,- экстремальные значени  кодов должны быть дополнительно задержаны, что обеспечиваетс  регистром 26 сдвига, с третьего выхода которого коды поступают на третий

выход блока 7.

Управл югцие сигналы блока 7 через

5 входы блока 9 поступают на первые входы первого 49 и второго 50 элементов 2И-ИЛИ при наличии управл ющего сигнала режима Стерео. С пр мого выхода третьего триггера 41 блока 9

50 управл ющие сигналы поступают поочередно на входы стереодетектора 8 стереодекодера 6.

В стереодетекторе 8 М-разр дные

35

40

.пульсные сигналы Больше или Мень-gg коды поступают на информационные вхо- ше в зависимости от значений кодов ды первого 32 и второго 33 регистров, Nj., на его входах. Сигналы Больше на управл ющие входы которых посту- и Меньше с выходов блока 27 посту- пают сигналы с входов блока 9. По пают на информационные входы перво-. спаду напр жени  управл ющих импуль

го 28 и второго 29 регистров соответственно . Запись информации и ее продвижение по первому 28 и второму 29 регистрам осуществл ютс  импульсами с выхода элемента I-DTH 25 блока 4. Сигналы с вЕ)1Ходов первого 28 и второго 29 регистров поступают на входы первого 30 и второго 31 элементов И, которые вырабатьпзают на своих выходах импульсы положительной пол рности в моменты по влени  логических единиц одновременно на всех трех входах. Последнее соответствует только тем

g моментам времени, когда через регист 26 проход т коды экстремального зна20

30

чени . При этом на выходе первого элемента И 30 вырабатываютс  импульсы при прохождении максимального значени  кодов, а на выходе второго элемента И 31 вырабатываютс  импульсы при прохождении минимального значени  кода N по регистру 26.

С учетом того, что максимальные и 25 минимальные ЧИСЛОВЕ Ш значени  кодов на выходе частотного детектора 2 по вл ютс  периодически в соответствии с частотой поднесущей во входном КСС импульсы на выходах первого 30 и второго 31 элементов И блока формируютс  со средним темпом 31, 25 кГц и строго совпадают по фазе с поднесущей частотой. Следовательно, на выходах блока 7 формируютс  управл ющие импульсы дл  временного разделени  пол рно-модулированного стереосигнала на два низкочастотных сигнала.

Учитыва  задержки сигналов в элементах блока 7,- экстремальные значени  кодов должны быть дополнительно задержаны, что обеспечиваетс  регистром 26 сдвига, с третьего выхода которого коды поступают на третий

выход блока 7.

Управл югцие сигналы блока 7 через

5 входы блока 9 поступают на первые входы первого 49 и второго 50 элементов 2И-ИЛИ при наличии управл ющего сигнала режима Стерео. С пр мого выхода третьего триггера 41 блока 9

50 управл ющие сигналы поступают поочередно на входы стереодетектора 8 стереодекодера 6.

В стереодетекторе 8 М-разр дные

35

40

сов в первом 32 и втором 33 регистрах осуществл етс  запись соответственно максимальных и минимальных значений кода с первого выхода блока 7. М-разр дные коды с выходов первого 32 и второго 33 регистров поступают на . входы первого 34 и второго 35 цифро- аналоговых преобразователей., на, выходах которых формируютс  аналоговые сигналы левого и правого стереоканалов .

Сигналы с выходов стереодетекто- ра 8 проход т через первый 10 и второй 11 фильтры, которые окончательно отфильтровывают полезные сигналы от помех и обеспечивают компенсацию низкочастотных искажений, возникающих в стереодетекторе ключевого типа, работающем без восстановлени  подне25

30

сущей частоты стереосигнала. Отфильт-20 входа второго элемента И-НЕ 43.не рованные и усиленные усилител ми 13 и 14 сигналы левого и правого каналов воспроизвод тс , например, громкоговорител ми .

В блоке 9 импульсы отсчетной частоты с генератора 21 поступают на вход делител  36, обеспечивающего деление частоты во столько раз, чтобы сформировать измерительный интервал, равный, например, 1 с. Момент окончани  делени  частоты фиксируетс  формирователем 37, который вырабатывает импульс, поступающий на второй вход первого триггера 39 и на второй вход второго элемента И-НЕ 43. При этом первый триггер 39 устанавливаетс  в исходное состо ние и сигнал с его выхода устанавливает счетчик 44 также в исходное состо ние. С задержкой , определ емой блоком 38, импульс с выхода формировател  37 проходит на первый вход первого триггера 39, перевод  его в единичное соспроходит на его выход и на первьш вход третьего триггера 41, так как на его втором входе действует запрещающий сигнал с инверсного выхода второго триггера 40, Этим обеспечиваетс  неизменное состо ние третьего триггера 41 на все врем  приема стереосигнала . .

При приеме монофонического сигнал с второго выхода блока 7 на первьш вход блока 9 импульсные сигналы следуют с частотой повторени , в среднем меньшей частоты поднесущей. Б этом случае к концу мерного интерэг вала ,в блоке 45 не происходит превышение порогового уровн  и второй триггер 40 остаетс  в исходном состо  нии к моменту по влени  очередного импульса с выхода формировате40 л  37, который проходит через второй элемент И-НЕ 43 на первый вход треть его триггера 41 и переводит его также в исходное состо ние. Индикатор Стерео 47 выключаетс . Управл ющий сигнал с

то ние, и на второй вход второго триггера 40, перевод  его в исходное состо ние. Сигнал с пр мого выхода первого триггера 39 поступает на первый вход первого элемента 42, на второй вход которого с первого входа блока 9 поступают импульсы, вырабатываемые блоком 7 при приеме стереосигнала с темпом частоты под несущей 31, 25 кГц. Первый элемент И-НЕ 42 под действием сигнала с выхо- да первого триггера 39 пропускает импульсы на вход,счетчика 44 в течение длительности мерного интервала и на вход блока 45,на второй вход которого подан код порога с выхода блока 46, величина которого выбрана такой , чтобы при наличии стереосигнала в конце мерного интервала происходило надежное превышение значений чисел

с выхода счетчика 44,над пороговой величиной. В этом случае на выходе Больше блока 45 вырабатываетс  импульс , поступающий на входы второго 40 и третьего 41 триггеров, перевод  их в единичное состо ние в режиме Стерео. При этом включаетс  индикатор Стерео 47. Очередной импульс с выхода формировател  37, определ ющий вместе с делителем 36

длительность мерного интервала, приводит к установке в исходное состо ние первого триггера 39 и счетчика 44. Далее процесс повтор етс  аналогично рассмотренному. При этом импульс

входа второго элемента И-НЕ 43.не

проходит на его выход и на первьш вход третьего триггера 41, так как на его втором входе действует запрещающий сигнал с инверсного выхода второго триггера 40, Этим обеспечиваетс  неизменное состо ние третьего триггера 41 на все врем  приема стереосигнала . .

При приеме монофонического сигнала с второго выхода блока 7 на первьш вход блока 9 импульсные сигналы следуют с частотой повторени , в среднем меньшей частоты поднесущей. Б этом случае к концу мерного интервала ,в блоке 45 не происходит превышение порогового уровн  и второй триггер 40 остаетс  в исходном состо нии к моменту по влени  очередного импульса с выхода формировател  37, который проходит через второй элемент И-НЕ 43 на первый вход треть- его триггера 41 и переводит его также в исходное состо ние. Индикатор Стерео 47 выключаетс . Управл ющий сигнал с

инверсного выхода третьего триггера 41 включает индикатор Моно 48 и поступает на четвертые входы первого 49 и второго 50 элементов 2И-ИЛИ, на третьи входы которых пбступают управл ющие импульсы с выхода элемента ИЛИ 25 блока 4. Под действием управл ющего сигнала с инверсного выхода второго триггера 40 на выходы перво- го 49 и второго 50 элементов 2И-ИЛИ,

а следовательно, и на выходы стерео- детектора 8 одновременно поступают импульсы записи кодов. Этим обеспечиваетс  запись одинаковых значений чисел кодов с выхода блока 4 одновременно в первый 32 и второй 33 регистры сте.реодетектора 8. В результате стереодекодер 6 переводитс  в режим Моно .

Переменный резистор 12, включенный между выходами первого 10 и второго 11 фильтров, обеспечивает установку глубины стереоэффекта при воспроизведении и величину переходного затухани  между каналами.

Claims (6)

1. Стереоприемник частотно-модули рованнг:.1Х сигналов, содержащий последовательно соединенные высокочастотный блок, частотньй детектор и стереодекодер , вькоды правого и левого каналов которого подключены к входам соответствующш : уси.пителей низкой частоты правого и левого каналов, причем стереодекодер содержит последовательно соединенные блок вьщелени  поднесущей частоты и стереодетектор, первый и второй выходы которого подключены через соответствующие первый и второй фильтры нижних частот к выходам правого и левого каналов сте- реодекодера, первым входом которого  вл етс  первый вход блока выделени  поднесущей частоты, второй выход которого подключен к первому входу блока стереоавтоматики, первый выход которого подключен к второму входу стереодетектора , отличающийс  35 вторьм и третьим входами которого

тем, что, с целью повыатени  качества воспроизводимых сигналов, введен переменный резистор, включенный между выходами правого и левого каналов стереодекодера, а второй, третий и четвертый выходы частотного детектора подключены к соответствующим второму, третьему и четвертому входам стерео- декодера, при этом част отный детектор содержит блок управлени  и последовательно соединенные измеритель периода и блок лосто нной пам ти, выход которого  вл етс  первым выходом частотного детектора, входом которого  вл етс  первый вход измерител  периода , второй и третий выходы которого подключены к первому и второму входам блока управлени , первый и второй выходы которого  вл ютс  соответственно вторым и третьим выходами частотного детектора, четвертым выходом которого  вл етс  четвертый выход измерител  периода, второй и третий входы которого подключены соответственно к третьем и четвертому выходам блока управлени , при этом в стереоде-, кодере третий вход стереодетектора подключен к второму выходу блока стереоавтоматики второй вход которого подключен к третьему выходу блока выделени  поднесуодей частоты, второй вход которого  вл етс  одноименным входом стереодекодера, третьим входом

которого  вл ютс  объединенные третьи входы блока выделени  поднесущей частоты и блока стереоавтоматики, четвертый вход которого  вл етс  четвер тым входом стереодекодера.

2. Стереоприемник по п. 1, о т - ли чающийс  тем, что измеритель периода содержит последовательно соединенные формирователь импульсов и триггер, пр мой и инверсный выхоДЫ которого через соответствующие

первую и вторую цепь, кажда  из которых состоит из последовательно соединенных элемента И-НЕ, счетчика и элемента И, подключен соответственно

к первому и второму входам элемента ИЛИ, выход которого  вл етс  первым выходом измерител  периода, первым входом которого  вл етс  вход формировател  импульсов, причем вторые входы элементов И первой и второй цепей подключены соответственно к инверсному и пр мому выходам триггера и  вл ютс  соответственно вторым и третьим выходами измерител  периода.

 вл ютс.  установочные входы счетчиков соответственно второй и первой цепей, вторые входы элементов И-НЕ которых объединены, подключены к выходу гене- 40 ратора импульсов и  вл ютс  четвертым выходом измерител  периода.

3. Стереоприемник по п. 1, о т - . л и ч а ю щ и и с   тем, что блок

45 управлени  содержит первую и вторую цепи из последовательно соединенных формировател  импульсов, первого и второго блоков задержки и элемента ИЛИ, причем вторые входы элемен50 тов ИЛИ первой и второй цепей подключены к выходам первых блоков задержки неодноименных цепей, выходы элементов ИЛИ второй и первой цепей  вл ютс  соответственно первым и вто55 рым выходами блока управлени , третьим и четвертым выходами которого  вл ютс  выходы вторых блоков задержки соответственно первой и второй цепей, входы формирователей импульсов которых  вл ютс  соответственно первым и вторым входами блока управлени .

4. Стереоприемник по п. 1, о т л и- чающийс   тем, что блок вьще- лени  поднесущей частоты содержит ре- гистр сдвига и блок сравнени , первый и второй выходы которого подключены к информационным входам соответственно первого и второго регистров, выходы первых разр дов которых подклю- Ш триггер, второй элемента И-НЕ, третий

чены к первым входам соответствующих йторого и первого элементов И, второй и третий входы которых подключены к выходам второго и третьего разр дов соответствующих второго и перво- го регистров, первый и второй входы блока сравнени  подключены к первому и второму выходам регистра сдвига, третий выход которого  вл етс  первым выходом блока вьщелени  поднесу- щей частоты, первым и вторым входами которого  вл ютс  первый и второй входы регистра сдвига, при этом синхронизирующие входы первого и второго регистров объединены и  вл ютс  третьим входом блока выделени  поднесущей частоты, вторым и третьим выходами .которого  вл ютс  выходы соответственно второго и первого элементов И..

5. Стереоприемник по п. 1, отличающийс  тем, что стерео- детектор содержит первый и второй регистры, выходы которых подключены

к входам первого и второго цифроана- .,, которых попарно объединены и подклюлоговых преобразователей, выходы которых  вл ютс  соответственно первым и вторым выходами стереодетектора, первым входом которого  вл ютс  объечены соответственно к пр мому и инверсному выходам третьего триггера, объединенные четвертые входы первого и второго элементов 2И-ИЛИ  вл ютс 

диненные информационные входы первого Q третьим входом блока стереоавтоматии второго регистров, синхронизирующие входы которых  вл ютс  соответственно

вторым и третьим выходами стереоде- тектора.

6. Стереоприемник по п. 1, о т - личающийс   тем, что блок стереоавтоматики содержит последовательно сЬединенные делитель частоты, формирователь ,импульсов, блок задержки и первый триггер, первый элемент И-НЕ, счетчик, блок сравнени , второй

триггер, пр мой и инверсный выходы которого подключены к входам индикаторов Стерео и Моно соответственно , а также первьй и второй элементы 2И-ЮТИ и блок пам ти, выход которого подключен к второму входу блока сравнени , выход которого подключен к другому входу третьего триггера, при этом выход формировател  импульсов подключен к объединенным вторым входам второго элемента И-НЕ и первого триггера, первый вход которого единен с вторым входом второго триггера , инверсный вьЕ{од первого триггера подключен к установочному входу счетчика, обт единенный с вторым входом первого элемента И-НЕ первый вход первого элемента 2И-ИЛИ и первый вход второго элемента 2И-ИЛИ  вл ютс  соответственно первым и вторым входами блока стереоавтоматики, первым и вторым выходами которого  вл ютс  выходы соотйетственно первого и второго элементов 2И-ИПИ, вторые и третьи вхоДы

чены соответственно к пр мому и инверсному выходам третьего триггера, объединенные четвертые входы первого и второго элементов 2И-ИЛИ  вл ютс 

ки, четвертым входом которого  вл етс  вход делител  частоты.

Фиг.З

W

32

Qi

34

к&

3S

Qi

Фиг.4

Фиг.З