SU1075424A1 - Устройство дл контрол качества канала св зи - Google Patents

Устройство дл контрол качества канала св зи Download PDF

Info

Publication number
SU1075424A1
SU1075424A1 SU823452209A SU3452209A SU1075424A1 SU 1075424 A1 SU1075424 A1 SU 1075424A1 SU 823452209 A SU823452209 A SU 823452209A SU 3452209 A SU3452209 A SU 3452209A SU 1075424 A1 SU1075424 A1 SU 1075424A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
counter
unit
error
Prior art date
Application number
SU823452209A
Other languages
English (en)
Inventor
Галина Леонидовна Власова
Владимир Наумович Цыркин
Игорь Зенонович Климов
Михаил Михайлович Марков
Original Assignee
Ижевский механический институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ижевский механический институт filed Critical Ижевский механический институт
Priority to SU823452209A priority Critical patent/SU1075424A1/ru
Application granted granted Critical
Publication of SU1075424A1 publication Critical patent/SU1075424A1/ru

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ КАЧЕСТВА КАНАЛА СВЯЗИ, содержащее последов .ательно соединенные интегратор компаратор, второй вход которого сое-динен с первым выходом хронизатора, и счетчик информационных символов, второй вход которого через элемент задержки соединен с вторым выходом хронизатора, и последовательно сое- диненные первый счетчик ошибок и блок делени , отличающеес  тем, что, с целью повышени  точности , контрол  при передаче информации кодом с посто нным весом путем оценки группировани  ошибок, в него введены счетчик числа символов и последовательно соединенные блок пам ти , блок сравнени , второй счетчик ошибок и дополнительный блок делени  при этом первый выход хронизатора через счетчик числа символов соединен с вторым входом блока делени , второй выход хронизатора соединен с входом блока пам ти, а выход счетчика информационных символов соединен .с вторым входом блока сравнени , g второй выход которого соединен с вхо (Л дом первого, счетчика ошибок, выход которого соединен с вторым входом с дополнительного блока делени . ел 4 to LITi-i

Description

Изобретение относится к электросвязи и может быть использовано в измерительных комплексах систем пере дачи данных кодами с постоянным весом.
Известно устройство для контроля 5 качества канала связи, содержащее последовательно соединенные интегратор, компаратор, регистр сдвига, счетчик, выход которого подключай к первым входам двух элементов сравне- 10 ния, которые своими выходами подключены к двум входам элемента ИЛИ, а также хронизатор, два выхода которого подключены соответственно к второму входу компаратора и вторым входам 15 элементов сравнения, а дополнительный выход подключен к тактовому входу регистра сдвига [1].
Недостатком этого устройства является невозможность выявления количества ошибок на данном интервале наблюдения, что снижает точность контроля.
Наиболее близким по технической сущности и достигаемому результату, .,,к изобретению является устройство , для контроля качества канала связи, ·: содержащее последовательно соединенные интегратор, компаратор, · второй вход которого соединен с первым выходом хрониэатора, и счетчик информа· 30 ционных символов, второй вход кото- , рого через элемент задержки соединен с вторым выходом хрониэатора и после' довательно соединенные первый счетчик ошибок и блок деления [2]. 35
Однако данное устройство не позво- ляет оценить группирование ошибок, что также снижает точность контроля.
Цель изобретения - повышение точности контроля при передаче информа- дд ции кодом-с постоянным весом путем оценки группирования ошибок.
Цель достигается тем, что в устройство для контроля качества канала связи, содержащее последовательно соединенные интегратор, компаратор, второй вход которого соединен с первым выходом хрониэатора, и счетчик информационных символов, второй вход которого через элемент задержки соединен с вторым выходом хрониэатора, 51) и последовательно соединенные первый счетчик ошибок и блок деления, введены счетчик числа символов и последовательно соединенные блок памяти, блоксравнения, второй счетчик 55 ошибок и дополнительный блок деления при этом первый выход хрониэатора через счетчик числа символов соеди- . нен с вторым входом блока деления, второй выход хрониэатора соединен свходом блока памяти, а выход счетчика информационных символов соединен с вторым, входом блока сравнения, второй выход которого соединен с входом первого счетчика ошибок, выход которого соединен с вторым входом дополнительного блока деления.
На чертеже приведена структурная электрическая схема предлагаемого устройства.
Устройство для контроля качества канала связи содержит компаратор 1, интегратор 2, хронизатор 3, счетчик информационных символов, блок 5 сравнения, блок б памяти, элемент 7 задержки, счетчик 8 числа символов, первый счетчик 9 ошибок, второй счетчик 10 ошибок, блок 11 деления и дополнительный блок 12 деления.
Устройство работает следующим образом.
На вход интегратора 2 поступает аддитивная смесь сигнала и шума. Интегрированное напряжение поступает на компаратор 1, который с определенной частотой опрашивается сигналом с выхода хрониэатора 3. Если во время опроса сигнал с интегратора 2 превышает порог, то вырабатывается сигнал, который записывает единицу в счетчик 4 информационных символов. Сигналы опроса подсчитываются счётчиком 8 числа символов. По сигналу с второго выхода хрониэатора 3 из блока б памяти на второй вход блока сравнения поступает вес кодового, блока, где он сравнивается с весом' принятого блока, поступившим из счетчика 4 информационных символов. Этим же сигналом, задержанным элементом задержки на время срабатывания блока 5 сравнения, производится сброс счетчика 4 информационных символов. Число ошибок в кодовом блоке с выхода блока 5 сравнения запоминается в счётчике 9 ошибок, накапливающем ошибки за сеанс измерения. Счетчик 10 накапливает число ошибочных блоков за тот же сеанс. Блок 11 деления определяет коэффициент ошибок по символам, а дополнительный блок 12 деления - среднее число ошибок в блоке, т.е. оценивает группирование ошибок в блоке.
Технико-экономическая эффективность устройства для контроля качества канала связи заключается в выявлении закономерности группирования ошибок в канале связи без перерыва передачи информационным кодом с постоянным весом.
ВНИИПИ Заказ 518/50
Тираж 635
Подписное!
Филиал ППП Патент, г. Ужгород, ул.Проектная, 4

Claims (1)

  1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯ КАЧЕСТВА КАНАЛА СВЯЗИ, содержащее последов.ательно соединенные интегратор компаратор, второй вход которого соединен с первым выходом хронизатора, и счетчик информационных символов, второй вход которого через элемент задержки соединен с вторым выходом хронизатора, и последовательно сое-* диненные первый счетчик ошибок и блок деления, отличающееся тем, что, с целью повышения точности. контроля при передаче информа ции кодом с постоянным весом путем 'оценки группирования ошибок, в него введены счетчик числа символов и последовательно соединенные блок памяти, блок сравнения, второй счетчик ошибок и дополнительный блок деления при этом первый выход хронизатора через счетчик числа символов соединен с вторым входом блока деления, второй выход хронизатора соединен с входом блока памяти, а выход счетчица информационных символов соединен с вторым входом блока сравнения, второй выход которого соединен с входом первого, счетчика ошибок, выход которого соединен с вторым входом дополнительного блока деления.
    СЛ >
SU823452209A 1982-06-11 1982-06-11 Устройство дл контрол качества канала св зи SU1075424A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU823452209A SU1075424A1 (ru) 1982-06-11 1982-06-11 Устройство дл контрол качества канала св зи

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU823452209A SU1075424A1 (ru) 1982-06-11 1982-06-11 Устройство дл контрол качества канала св зи

Publications (1)

Publication Number Publication Date
SU1075424A1 true SU1075424A1 (ru) 1984-02-23

Family

ID=21016411

Family Applications (1)

Application Number Title Priority Date Filing Date
SU823452209A SU1075424A1 (ru) 1982-06-11 1982-06-11 Устройство дл контрол качества канала св зи

Country Status (1)

Country Link
SU (1) SU1075424A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР № 815928, кл. Н 04 В 3/46, 1979. 2. Авторское свидетельство СССР 836801, кл. Н 04 В 3/46, 1979 (прототип). . *

Similar Documents

Publication Publication Date Title
SU1075424A1 (ru) Устройство дл контрол качества канала св зи
US4234953A (en) Error density detector
US4194092A (en) Device for detecting a frequency in a PCM coded signal
US4119808A (en) Multi-frequency receiver circuits
SU491220A1 (ru) Устройство дл выделени рекуррентного синхросигнала
SU856023A1 (ru) Устройство дл контрол качества канала св зи
SU1088143A2 (ru) Устройство дл обнаружени ошибок бипол рного сигнала
SU1478348A2 (ru) Анализатор качества канала св зи
SU1743008A1 (ru) Устройство контрол каналов передачи данных
SU1465827A1 (ru) Устройство дл измерени отношени сигнал/шум
SU741197A1 (ru) Анализатор формы сигнала
SU663123A1 (ru) Приемник дискретной информации
SU1672581A1 (ru) Устройство приема контрольной информации
RU2017333C1 (ru) Устройство для контроля качества дискретных каналов связи
SU1177920A1 (ru) Устройство дл измерени коэффициента ошибок в цифровых системах передачи
RU1830186C (ru) Устройство дл контрол качества канала св зи
SU1614121A1 (ru) Синхронизатор независимых импульсных последовательностей
SU467485A1 (ru) Устройство дл определени достоверности зан тых линейных трактов систем св зи с вд-икм
SU1374437A2 (ru) Устройство дл контрол дискретных каналов св зи
SU587634A1 (ru) Детектор качества
SU1128400A1 (ru) Анализатор качества канала
SU1104436A1 (ru) Измеритель дифференциальной фазы
SU822298A1 (ru) Устройство дл контрол блокапОСТО ННОй пАМ Ти
SU1628215A1 (ru) Приемопередающее устройство данных
SU1424132A2 (ru) Устройство дл передачи и приема псевдослучайных сигналов