SU1672581A1

SU1672581A1 - Устройство приема контрольной информации

Info

Publication number: SU1672581A1
Application number: SU894753336A
Authority: SU
Inventors: Сергей Жанович Кишенский; Николай Степанович Вдовиченко; Александр Леонидович Кузьмин; Ольга Юрьевна Христенко
Original assignee: Московский Институт Инженеров Гражданской Авиации
Priority date: 1989-10-25
Filing date: 1989-10-25
Publication date: 1991-08-23

Abstract

Изобретение относитс к электросв зи и может использоватьс в системах передачи данных с кодами с посто нным весом и дл их контрол . Цель изобретени - повышение точности приема. Устройство приема контрольной информации содержит интегратор 1, компаратор 2, счетчик 3 информации символов, хронизатор 4, счетчик 8 числа символов, блок 6 пам ти, блок 7 задержки, блок 5 сравнени , счетчик 9 ошибок, блоки 14, 15 делени . Цель достигаетс введением дешифратора 11, регистра 13, сумматора 12, элемента И 17, K счетчиков 10 и K дополнительных блоков 16 делени . 3 ил.

Description

Изобретение относитс к электросв зи и может использоватьс в системах передачи данных с кодами с посто нным весом и дл их контрол .

Цель изобретени - повышение точности приема.

На фиг.1 изображена структурна электрическа схема предложенного устройства; на фиг.2 - схема хронизатора; на фиг.З - схема блока сравнени .

Устройство содержит интегратор 1, компаратор 2, счетчик 3 информационных символов , хронизатор 4, блок 5 сравнени , блок 6 пам ти, блок 7 задержки, счетчик 8 числа символов , счетчик 9 ошибок, К счетчиков 10, дешифратор 11, сумматор 12, регистр 13, первый, второй блоки 14,15 делени , Кдопол- нительных блоков 16 делени , элемент И 17.

Хронизатор 4 состоит из блока 16 синхронизации , делител 19 частоты, генератор 20 тактовых импульсов.

Блок 5 сравнени состоит из сумматоров 21 по модулю два, сумматора 22, сумматоров 23 по модулю два, сумматора 24, элемента ИЛИ 25.

Устройство работает следующим образом .

На вход устройства поступает смесь сигнала и шума. Хронизатор 4 синхронизи- уетс с входным сигналом. Проинтегрированное (в соответствии с принципом интегрального приема) напр жение поступает на компаратор 2, который опрашиваетс с частотой следовани информационных сигналов с выхода хронизатора 4. Если в момент опроса значение сигнала превышает порог срабатывани компаратора 2, содержимое счетчика 3 информационных символов увеличиваетс на единицу. Счетчик 8 подсчитывает общее число переданных символов. На другом выходе хронизатора 4 по вл етс сигнал в момент окончани блока информации очередного

fe

кодового слова (код с посто нным весом (п, т), где т - число единиц в кодовом слове длиной п). В этот момент из блока 6 в блок 5 считываетс число т. Оно сравниваетс с числом единиц в прин том кодовом слове, В блоке 5 определ етс модуль разности между входными значени ми. Принцип работы блока 5 основан на представлении вычитаемого в дополнительном коде и выполнении операции вычитани в виде операции сложени с последующим переводом разности обратно из дополнительного кода в пр мой. Дополнительный код вычитаемого получаетс на сумматорах 21 инверсией всех разр дов вычитаемого и добавлением единицы в разр д переноса (РО) сумматора 22, Результат (сумма) преобразуетс сумматором 23 и 24 из дополнительного кода в пр мой (на фиг.З приведен в качестве примера блок сравнени , в котором сравниваютс трехразр дные числа, а четвертый (старший) разр д (A3, ВЗ) вл етс знаком). Если разность больше нул , то информационные разр ды поступают на выход блока 5 без изменени . Если же разность меньше нул , то знаковый разр д S3 равен единице, и преобразование числа из дополнительного кода в пр мой производитс инверсией информационных разр дов на сумматорах 23 и добавлением к результату инверсии единицы в младший разр д (в разр д РО сумматора 24). Модуль разности формируетс на выходах блока 5. Кроме того, если разность не равна нулю, формируетс сигнал на выходе элемента ИЛИ 25 блока 5.

Модуль разности подаетс на вход дешифратора (на его информационные входы ), и в соответствии с комбинацией значений сигнала на этих входах на одном из выходов дешифратора 11 по вл етс сигнал , увеличивающий значение числа, записанного в соответствующем счетчике 10, на единицу.

Число счетчиков 10 при заданных пит равно:

К max {n - т, т}

Таким образом, счетчики 10 подсчитывают числа кодовых слов с 1-кратными ошибками (1 1, max {n-m, m}).

Сигнал с выхода хронизатора 4 с некоторой задержкой, определ емой блоком 1, сбрасывает счетчик 3 в исходное (нулевое) состо ние, и далее аналогично реализуетс прием и анализ следующего кодового слова. Счетчик 9 накапливает число ошибок за сеанс измерени .

Модуль числа ошибок в кодовом слове поступает в сумматор 12, на другие входы которого поступает текущее значение число

ошибок в ранее прин тых кодовых словах с регистра 13, по сигналу с выхода хронизатора в регистр 13 записываетс новое текущее значение суммарного числа ошибок во всех

кодовых словах, включа последнее.

С выхода блока 5 в счетчик 9 поступает через элемент И 17 сигнал в том случае, если значени сигнала в блоке 6 пам ти и счетчике 3 в момент окончани кодового слова не

совпадают.

Выходы регистра 13 соединены с входами первого и второго блоков 14 и 15.

Таким образом, в блоке 14 определ етс коэффициент ошибок по символам (отношение общего числа ошибок к общему числу переданных информационных символов); в блоке 15 - коэффициент группировани ошибок (отношение числа ошибок - общего - к числу ошибочно прин тых кодовых

слов); в блоках 16 - коэффициенты, характеризующие числа блоков (кодовых слов), содержащих 1-кратные ошибки; Ni/N, где NI - число кодовых слов, прин тых с 1-кратной ошибкой, N - число общее ошибочно прин тых кодовых слов.

Claims

Формула изобретени

Устройство приема контрольной информации , содержащее последовательно соединенные интегратор, компаратор и счетчик информационных символов, причем вход интегратора вл етс входом устройства, хронизатор, первый выход которого подключей к другому входу компаратора и к входу счетчика числа символов, а второй выход хронизатора соединен с входами блоков пам ти и блока задержки, выход которого соединен с входом сброса счетчика

информационных символов, выходы которого соединены с первыми входами блока сравнени , вторые входы которого соединены с выходами блока пам ти, а также счетчик ошибок и первый, второй блоки

делени , выходы которых вл ютс выходами устройства, отличающеес тем, что, с целью повышени точности приема, введены дешифратор, регистр, сумматор, элемент И, К счетчиков и К дополнительных

0 блоков делени , причем входом устройства вл етс вход хронизатора, первый выход которого подключен к тактирующим входам всех блоков делени , выход блока задержки подключен к входам запуска всех блоков

5 делени , второй выход хронизатора соединен с управл ющими входами дешифратора и регистра, выходы блока сравнени соединены с группами входов дешифратора и сумматора, выходы сумматора соединены с входами регистра, выходы которого соединемы с другой группой входов сумматора, и первой группой входов первого и второго блоков делени , выходы дешифратора соединены с соответствующими входами дополнительных счетчиков, выходы которых соединены с первой группой дополнительных блоков делени , вторые группы входов которых и втора группа входов второго

блока делени соединены с выходами счетчика ошибок, выходы дополнительных блоков делени вл ютс выходами устройства, соответствующий выход блока сравнени через элемент И соединен с информационным входом счетчика ошибок, к другому входу элемента И подключен второй выход хронизатора.

фиг.2

Фиэ.1

Фие.з