SU1596475A1 - Устройство цикловой синхронизации - Google Patents

Abstract

Изобретение относитс  к электросв зи и может использоватьс  в системах передачи дискретной информации дл  цикловой синхронизации. Целью изобретени   вл етс  повышение помехоустойчивости. Входной цифровой сигнал поступает на информационный вход регистра 1 сдвига, с выходов которого соответственно задержанные кодовые комбинации следуют на входы блока 2 обнаружителей ошибок в синхрогруппах, который содержит К обнаружителей 5, выполненных в виде формирователей сигналов весовых коэффициентов, определ ющих величину искажени  синхрогруппы. Сигналы с выходов блока 2 обнаружителей ошибок в синхрогруппах поступают через сумматор 6 в компаратор 7, который сравнивает значение сигнала с выхода сумматора 6 со значением порогового кода. При превышении значени  последнего компаратор 7 формирует сигнал установки, который осуществл ет фазирование счетчика 4 выходных импульсов. 1 ил.

Description

ел

со

а | ел

Изобретение относитс  к электросв зи и может использоватьс  в системах передачи дискретной ниформации дл  цшсловой синхронизации.

Целью изобретени   вл етс  повышение помехоустойчивости. .

На чертеже представлена структурна  электрическа  схема предлагаемого устройства цикловой синхрониз-ации Устройство цикловой синхронизации содержит регистр I,сдвига, блок 2 обнаружителей ошибок в синхрогруппах, формт-фователь 3 управл ющего сигнала и счетчик 4 импульсов. Блок 2 обнару7 ителей ошибок в синхрогруппах содержит обнаружители 5 опглбок в синхрогр|уппах. Формирователь 3 управл н дего сигнала содержит сумматор 6 и компаратор 7. Устройство работает следующим образом . Входной цифровой сигнал поступает на информационный вход регистра 1,. на тактовый вход которого подаютс  тактовые импульсы. При этом с задержкой (K-1)L+n тактовых интервалов (Т) (где К - количество цикловых интервалов (циклов); L - количество Р Р Р Р

-где Рд-Р ,,- весовыекЪэффициенты, выраженные в двоичном коде и определ емые , исход  из веро тности возникновени  событи  R при заданных значени х п, веро тности ошибки в канале св зи и1 0-т4-1,т- допустимое количество ошибок в при имаемой синхрогруппе.

Сумматор 6 (имеющий К-входов) выполнен в виде К последоваетльно соединенных блоков суммировани . При этом входы блоков суммировани   вл ютс  входами сумматора 6, а йыход последнего блока суммировани   вл етс  выходом сумматора 6. На входы сумматора 6 подаютс  с выходов обнаружителей 5 сигналы весовых коэфрициентов . Сумматор 6 осуществл ет суммтфование всех К значений весовых коэффитактовых интервалов в цикловом интервале; п - колгшество тактовых интервалов в цикловом синхросигнале) на дополнительном выходе (выходе переноса ) регистра 1 по вл етс  цифровой сигнал, а на К-выходах (каждый из которых соответствует группе разр дов) регистра 1 образуютс  К кодовых комбициентов (Р .) и формирует на выходе сигнал подоби  S, значение которого определ етс  количеством ошибок во всех принимаемых синхрогруппах. Причем , если все К синхрогрупп принимаютс  без ошибок, значение сигнала S достигает максимального значени  S

MK а при наличии ошибок в синхрогруппах значение сигнала S уменьшаетс .

Компаратор 7 сравнивает значение сигнала подоби  S с выхода сумматора 6 со значением порогового кода и в случае превьшени  сигналомS значени порогового кода компаратор 7 формирует сигнал установки, который поступает на установочный вход счетчика 4.

Claims (1)

1. Л.п  случа  конкретной реализации устройства цикловой синхрои зации. при совпадении принимаемой синхрогруппы и эталонной синхрогруппы на п-позици х (событие RO)J при совпадении принимаемой синхрогруппыи эталонной синхрогруппы на п-1 позици х (событие R,); при совпадении принимаемой синхрогруппы и эталонной синхрогруппы на п-га позици х (событие R ; -при совпадении принимаемой синхрогруппы и эталонной синхрогруппы менее, чем на п-т позици х (событие К„,), наций длиной п. ПРИЧЕМ кажда  кодова  комбинаци  на К-выходах регистра 1 задержана относительно другой на величину L Т. Кодовые комбинации с К-выходов регистра 1 поступают на соответствующие К-входы блока 2 обнаружителей, который содержит К обнаружителей 5, выполненных в виде формирователей сигналов весовых коэффициентов, определ ющих величину искажени  синхрогруппы . В обнаружител х 5 происходит сравнение поступающих кодовых комбинаций синхрогрупп с эталонной синхрогруппой , а результат сравнени , выдержанный в значени х весовых коэффициентов , определ ет количество ошибок в принимаемой синхрогруппе. Алгоритм формировани  сигналов весовых коэффициентов определ етс  выражением а именно, при К 4 и п 7 значени  весовых коэффициентов составл ют: Рд 11 (при совпадении прин той синх рогруппы и эталонной синхрогруппы на п позици х (7) и Р 10 (при совпадении прин той синхрогруппы и эталрнной синхрогруппы на п-1 позици х (6) При этом на выходе сумматора 6 сигнал подоби  S принимает след ющие зна чени : S 1100 (или в дес тичной форме 12) при безошибочном приеме всех четырех синхрогрупп; S 10) 1 (или в дес тичной форме 11) при безошибочном приеме трех синхрогрупп и приеме одной синхрогруппы с одной ошибкой. Таким образом, при задании порогового кода в виде числа 1010 (в дес тичной форме число 10) компаратор формирует сигнал установки счетчика 4, как в случае безошибочного приема четырех синхрогрупп, так и в случае приема синхрогрупп с одной ошибкой. При задании порогового кода в виде числа 1001 (число 9 в дес тичной форме) компаратор 7 формирует вы ходной сигнал при значении сигнала подоби  S равным 1010, 1011 и 1100, т.е. обеспечивает выдачу сигнала установки счетчика 4 при наличии в четырех входных синхрогруппах двух оди ночных ошибок в двух синхрогруппах. либо при наличии двойной ошибки в одной синхрогруппе. Формула изобретени  Устройство цикловой синхронизации, содержащее последовательно соединенные формирователь управл ющего сигнала и счетчик импульсов, а также регистр сдвига, тактопый вход регистр. с двига подключен к тактовому входу счетчика импульсов, причем информационный вкод и тактовый вход регистра сдвига и выход счетчика импульсов  вл ютс  соответственно информацион ным входом, тактовым входом и выходом устройства, отличающеес   тем, что, с целью повышени  помехоустойчивости , введенблок обнаружителей ошибок в синхрогруппах, при этом входы блока обнаружителей сшибок в синхрогруппах подключены к соответствующим выходам регистра сдвига, а выходы блока обнаружителей ошкбок в синхрогруппах подсоединены к сэответствующим входам формировател  управл ющего сигнала, причем пороговый- вход формировател  управл гоЕ1его сигнала и дополнительньпЧ выход регистра сдвига  вл ютс  соответственно пороговым входом и дополнительным выходом устройства.